[發明專利]一種擴展FPGA存儲資源的方法

在審

• 申請號: 201710150790.5
• 申請日: 2017-03-14
• 公開（公告）號: CN106933757A
• 公開（公告）日: 2017-07-07
• 發明（設計）人: 周玉龍;童元滿;劉同強;劉剛
• 申請（專利權）人: 鄭州云海信息技術有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16
• 代理公司: 濟南信達專利事務所有限公司37100
• 代理人: 劉繼枝

技術領域

本發明涉及FPGA設計領域以及芯片FPGA原型驗證，具體地說是一種擴展FPGA存儲資源的方法。

背景技術

目前FPGA器件在密度和復雜度上有了飛速的發展，Altera公司的Stratix系列以及Xilinx公司的Virtex系列芯片可達到數百萬門的規模，對于幾百萬門的FPGA器件都嵌有微處理器、IP邏輯模塊和多個高速接口標準。由于FPGA最大的特點就是具有靜態可編程的特性或在線動態重構特性，使硬件的功能同軟件一樣可以通過編程來修改。這樣就使設計修改變得十分便利，實時性好?？梢允巩a品開發周期大大縮短，開發成本降低。在系統調試時，往往需要將中間狀態信息保存到RAM當中，待系統出錯后，變可以把RAM中的數據讀出來進行分析，從而加快調試進度，但是對于FPGA芯片資源是固定的，邏輯資源又比較緊張，沒有足夠的RAM存儲資源來存儲更多的信息。

公開的相關專利文件：名稱為“一種多通道串行自適應誤碼測試裝置及其測試方法”，該文件公開了“一種多通道串行自適應誤碼測試裝置，包括FPGA模塊、接口電路模塊、控制接口模塊、輸出顯示模塊和控制模塊，該FPGA模塊包括偽隨機碼發生模塊和多通道串行自適應誤碼比對模塊，該FPGA模塊分別連接接口電路模塊、控制接口電路模塊和輸出顯示模塊，該控制模塊連接控制接口模塊；其中，該偽隨機碼發生模塊產生多路偽隨機碼通過接口電路模塊發送至與其連接的外部通信鏈路進行測試，該多路串行自適應誤碼比對模塊接收偽隨機碼信號，并對接收的數據進行偽隨機碼碼本比對，通過輸出顯示模塊輸出比對結果。該自適應誤碼測試裝置結構簡單、易于實現，能進行多通道實時誤碼比對且不受FPGA內部存儲資源和緩存資源限制，具有良好的可擴展性和通用性”。

名稱為“一種可擴展可配置的FPGA存儲結構和FPGA器件”，該文件公開了“一種可擴展可配置的FPGA存儲結構和FPGA器件，所述FPGA存儲結構包括：多個本地存儲單元、控制器和兩個時鐘緩沖器；所述兩個時鐘緩沖器，分別用于向所述控制器的兩個時鐘輸入端口提供不同的時鐘信號；所述控制器，用于接收外部輸入的寫地址信號，在所述時鐘信號的驅動下，生成對所述多個本地存儲單元輸出的多個使能信號和寫地址解碼信號；所述本地存儲單元，包括本地存儲器和用于向所述本地存儲器的提供輸入數據的選通器；基于每個本地存儲單元的配置模式，根據使能信號，輸入的寫地址解碼信號或讀地址信號，以及所述輸入數據，產生相應配置模式下的輸出數據。利用上述存儲結構實現中等容量的存儲器設計，既可避免額外的邏輯資源消耗，又避免了使用塊存儲器帶來的存儲資源浪費”。

上述公開文件與本發明內容要解決的技術問題，采用的技術手段都不相同。

發明內容

本發明的技術任務是提供一種擴展FPGA存儲資源的方法。

本發明的技術任務是按以下方式實現的，該擴展FPGA存儲資源的方法的步驟如下：

步驟1）在系統中配置FPGA1芯片模塊，并通過高速接口與FPGA0芯片模塊的高速接口連接；

步驟2）根據系統設計要求，將中間狀態信息存儲到RAM0當中；

步驟3）將RAM0中的數據通過高速接口傳輸到FPGA1芯片模塊當中；

步驟4）在FPGA1芯片模塊當中，通過高速接口將數據解析出來；

步驟5）通過數據提取模塊將數據提取出來，然后存儲到RAM1當中；

步驟6）通過讀寫控制選擇模塊，由I2C接口將數據從RAM中讀出。

所述的步驟1）中的FPGA1芯片模塊中預先配置RAM1、數據提取模塊和讀寫控制選擇模塊。

一種擴展FPGA存儲資源的系統，包括FPGA0芯片模塊、FPGA1芯片模塊、數據提取模塊和讀寫控制選擇模塊；

所述的FPGA0芯片模塊中配置RAM0和高速接口；

所述的FPGA1芯片模塊中配置高速接口、數據提取模塊、RAM1、讀寫控制選擇模塊和I2C接口；

所述的FPGA0芯片模塊和FPGA1芯片模塊之間的數據通過高速接口傳輸。

所述的RAM0用于存儲中間數據信息并傳輸數據信息。

所述的高速接口用于完成FPGA0芯片模塊和FPGA1芯片模塊之間數據信息的傳輸接口。

所述的數據提取模塊配置于FPGA1芯片模塊中并提取從高速接口傳輸的數據信息。

所述的RAM1用于儲存來自數據提取模塊的數據信息，并傳輸信息至讀寫控制選擇模塊。

所述的讀寫控制選擇模塊用于數據信息的讀寫控制和數據信息讀寫的選擇，并將數據信息通過I2C接口輸出。