[發明專利]一種基于浮空阱觸發的低觸發電壓SCR結構

有效

• 申請號: 201710149961.2
• 申請日: 2017-03-14
• 公開（公告）號: CN107017248B
• 公開（公告）日: 2020-03-27
• 發明（設計）人: 劉繼芝;錢玲莉;劉志偉
• 申請（專利權）人: 電子科技大學
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L23/60;H01L29/06
• 代理公司: 電子科技大學專利中心 51203
• 代理人: 甘茂

本發明屬于集成電路的靜電放電保護領域，具體提供一種用于ESD保護的基于浮空阱觸發的低觸發電壓SCR結構，用以進一步降低LVTSCR器件的觸發電壓。本發明通過內部結構設計，在器件內部引入一個浮空阱結構；該浮空阱結構等效成一個二極管的結構，其陽極與PMOS的多晶硅柵極相連，陰極與SCR的陽極相連；當ESD脈沖到來時，浮空阱的電勢相對于SCR器件的陽極電勢要低，當兩者之間的電勢差足夠使PMOS開啟；P溝道MOSFET開啟后，觸發SCR器件內部的寄生NPN晶體管開啟，進而觸發寄生PNP晶體管開啟，最后SCR器件開啟泄放ESD電流。因此，器件的觸發電壓由浮空阱結構和寄生PMOS的柵源電容決定，即可實現減小SCR器件觸發電壓的目的，且該觸發電壓可調制。

技術領域

本發明屬于集成電路的靜電放電(ESD：Electro-Static discharge)保護領域，涉及一種ESD保護結構器件，具體涉及一種新的用于ESD保護的低觸發電壓的硅控整流器(SCR：SemiconductorControl Rectifier)器件結構。

背景技術

靜電放電是集成電路可靠性的重要分支之一，從芯片制造到生產組裝，從產品運輸到日常使用，在電子產品的整個生命周期過程中都伴隨著靜電放電現象的發生。據統計，電子產品失效有超過三分之一是由ESD/EOS問題引起的。考慮到如此大的數量，設計性能優越的ESD保護器件越來越受到人們關注。

為了達到保護芯片抵御靜電打擊的目的，目前已有多種靜電防護器件被提出。在集成電路中，二極管，MOSFET，SCR等都可以用來充當ESD保護器件，其中SCR是最具有效率的ESD保護器件之一。SCR進入導通狀態后器件上的電壓迅速降到一個很低的值，保證了器件本身較低的熱功率損耗，因此SCR具有極強的電流泄放能力。而且，相較其它ESD保護器件，SCR器件的單位面積ESD保護能力最強。

要實現一個特定半導體工藝下的ESD保護器件的保護功能，ESD保護器件除了要實現較強的電流泄放能力以外，還需要ESD防護器件的觸發電壓和維持電壓所構成的ESD工作窗口在ESD設計窗口之內。一般來講，器件工作窗口的安全范圍應該小于集成電路中常規MOSFET器件的柵氧化層擊穿電壓BV_ox。這就要求ESD保護器件的開啟電壓V_t1必須要小于BV_ox。而且，隨著21世紀集成電路制造工藝不斷進步，CMOS電路正式進入了納米尺度，超薄的柵氧化層在ESD應力面前十分脆弱。在這種趨勢下，低觸發電壓的SCR器件來泄放靜電電荷以保護柵極氧化層顯得十分重要。

在CMOS工藝中，通常采用在SCR器件結構中嵌入一個PMOS來降低SCR的觸發電壓的器件結構來降低SCR器件的開啟電壓V_t1。該器件被稱為LVTSCR(low voltage triggeringSCR)，其器件結構和等效電路圖如圖3所示；該器件結構包括：

p型硅襯底110；

所述襯底110上形成阱區，所述阱區包括一個n型的阱區120和一個p型的阱區130，且所述阱區120鄰接所述阱區130；

所述n型阱區120內設有n型的重摻雜區121和p型的摻雜區122，且所述區域121和區域122與陽極相連；

所述p型阱區130內設有n型的重摻雜區131和p型的重摻雜區132，且區域131和區域132與陰極相連；

所述n型阱區120和p型阱區130之間跨接p型的重摻雜區123；

所述p型重摻雜區122和p型重摻雜區123之間的硅表面上有一個柵氧化層區140，且該柵氧化層區140通過其上的多晶硅與陽極相連。