[發明專利]i．MX6系列處理器上電順序的控制方法及裝置

有效

• 申請號: 201710147012.0
• 申請日: 2017-03-13
• 公開（公告）號: CN106990727B
• 公開（公告）日: 2023-06-13
• 發明（設計）人: 張方恒;王志強;劉淑華
• 申請（專利權）人: 和遠智能科技股份有限公司
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 北京鴻元知識產權代理有限公司 11327
• 代理人: 袁文婷;張寧

本發明提供一種i.MX6系列處理器上電順序的控制方法及裝置，其中的方法包括：分別通過電源管理芯片的VSNVS腳、SW1A/B腳、SW1C腳、SW2腳、SW3A/B腳、VREFDDR腳向i.MX6系列處理器的VDD_SNVS腳、VDDARM腳、VDDSOC腳、VDDHIGH腳、VDDDRAM腳、DRAM_VREF腳供電；通過5V轉3.3V電源芯片的OUT腳同時向i.MX6系列處理器的規定引腳供電；通過24V轉5V電源芯片的OUT腳向i.MX6系列處理器的USB_VBUS腳供電。利用本發明無需增加額外成本就可以控制i.MX6系列處理器的上電順序。

技術領域

本發明涉及i.MX6系列處理器供電技術領域，更為具體地，涉及一種i.MX6系列處理器上電順序的控制方法及裝置。

背景技術

目前，對i.MX6系列處理器的上電順序的控制由單片機或CPLD(ComplexProgrammable?Logic?Device，復雜可編程邏輯器件)邏輯控制完成，但是，單片機或CPLD的價格較高，使用單片機或CPLD控制i.MX6系列處理器的上電順序會增加額外的成本。

發明內容

鑒于上述問題，本發明的目的是提供一種i.MX6系列處理器上電順序的控制方法及裝置，以解決使用單片機或CPLD控制i.MX6系列處理器的上電順序成本較高的問題。

一方面，本發明提供的i.MX6系列處理器上電順序的控制裝置，包括電源管理芯片、5V轉3.3V電源芯片和24V轉5V電源芯片；其中，電源管理芯片的SW1A/B引腳與i.MX6系列處理器的VDDARM引腳連接；電源管理芯片的SW1C引腳與i.MX6系列處理器的VDDSOC引腳連接；電源管理芯片的SW2引腳與i.MX6系列處理器的VDDHIGH引腳連接；電源管理芯片的SW3A/B引腳與i.MX6系列處理器的VDDDRAM引腳連接；電源管理芯片的VREFDDR引腳與i.MX6系列處理器的DRAM_VREF引腳連接；電源管理芯片的VGEN1引腳與i.MX6系列處理器的NVCC_RGMII引腳連接；電源管理芯片的VSNVS引腳與i.MX6系列處理器的VDD_SNVS引腳連接；電源管理芯片的I2C引腳與i.MX6系列處理器的I2C引腳連接；電源管理芯片的VGEN6引腳與5V轉3.3V電源芯片的EN引腳連接；5V轉3.3V電源芯片的OUT引腳分別與i.MX6系列處理器的NVCC_CSI引腳、NVCC_EIM引腳、NVCC_ENET引腳、NVCC_GPIO引腳、NVCC_LCD引腳、NVCC_NANDF引腳、NVCC_SD引腳、NVCC_JTAG引腳連接；5V轉3.3V電源芯片的PG引腳與24V轉5V電源芯片EN引腳連接；24V轉5V電源芯片的OUT引腳與i.MX6系列處理器的USB_VBUS引腳連接。

另一方面，本發明提供的i.MX6系列處理器上電順序的控制方法，包括：

步驟1：通過電源管理芯片的VSNVS引腳向i.MX6系列處理器的VDD_SNVS引腳輸出3V電壓；

步驟2：通過電源管理芯片的SW1A/B引腳向i.MX6系列處理器的VDDARM引腳輸出1.375V電壓；同時，通過電源管理芯片的SW1C引腳向i.MX6系列處理器的VDDSOC引腳輸出1.375V電壓；

步驟3：通過電源管理芯片的SW2引腳向i.MX6系列處理器的VDDHIGH引腳輸出3V電壓；

步驟4：通過電源管理芯片的SW3A/B引腳向所述i.MX6系列處理器的VDDDRAM引腳輸出1.5V電壓；同時，通過電源管理芯片的VREFDDR引腳向i.MX6系列處理器的DRAM_VREF引腳輸出0.75V電壓；

步驟5：通過5V轉3.3V電源芯片的OUT引腳同時向i.MX6系列處理器的NVCC_CSI引腳、NVCC_EIM引腳、NVCC_ENET引腳、NVCC_GPIO引腳、NVCC_LCD引腳、NVCC_NANDF引腳、NVCC_SD引腳、NVCC_JTAG引腳輸出3.3V電壓；