[發明專利]半導體裝置

有效

• 申請號: 201710140871.7
• 申請日: 2017-03-10
• 公開（公告）號: CN107767893B
• 公開（公告）日: 2021-03-16
• 發明（設計）人: 小內俊之;奧野晉也
• 申請（專利權）人: 東芝存儲器株式會社
• 主分類號: G11C5/14
• 分類號: G11C5/14
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 楊林勛

本發明的實施方式提供一種能夠提高動作可靠性的半導體裝置。根據實施方式，通過第一轉換電路將輸入信號轉換為與輸入信號對應的電流，通過第二轉換電路將經轉換的電流轉換為與經轉換的電流對應的電壓。晶體管具備：漏極端子及源極端子，供來自定電流源的電流流動；以及柵極端子，經由所述傳輸路徑被施加經第二轉換電路轉換的電壓。而且，通過放大電路，將晶體管的漏極電壓與參考電壓的差分電壓放大。

[相關申請案]

本申請案享有以日本專利申請案2016-161067號(申請日：2016年8月19日)為基礎申請案的優先權。本申請案通過參考該基礎申請案而包含基礎申請案的全部內容。

技術領域

本發明的實施方式一般涉及一種半導體裝置。

背景技術

近年來的半導體裝置是通過使用振幅電壓不同的信號，將小振幅信號傳輸至使用大振幅信號的電路，來謀求半導體裝置整體的省電化。

發明內容

本發明的實施方式提供一種能夠提高動作可靠性的半導體裝置。

實施方式的半導體裝置中，通過第一轉換電路將輸入信號轉換為與輸入信號對應的電流，通過第二轉換電路將經轉換的電流轉換為與經轉換的電流對應的電壓。晶體管具備：漏極端子，接收來自定電流源的電流；及柵極端子，被施加由傳輸路徑傳輸的電壓。而且，通過放大電路，將晶體管的漏極電壓與參考電壓的差分電壓放大。

附圖說明

圖1是表示第一實施方式的半導體裝置的構成的圖。

圖2是表示第一實施方式的半導體裝置的構造的剖視圖。

圖3是表示第一實施方式的半導體裝置的構造的剖視圖。

圖4是表示在存儲芯片10設置有電流驅動電路13，在接口芯片20設置有電流接收放大電路23的半導體裝置的圖。

圖5是表示在存儲芯片10設置有電流接收放大電路23，在接口芯片20設置有電流驅動電路13的半導體裝置的圖。

圖6是表示在存儲芯片10設置有電流驅動電路13及電流接收放大電路23，在接口芯片20設置有電流驅動電路13及電流接收放大電路23的半導體裝置的圖。

圖7是表示第一實施方式的使用nMOS(N-channel Metal Oxide Semiconductor，N型金氧半導體)晶體管的小振幅電路SA的圖。

圖8是表示第一實施方式的使用pMOS(P-channel Metal Oxide Semiconductor，P型金氧半導體)晶體管的小振幅電路SA的圖。

圖9是用來說明小振幅電路SA的動作的時序圖。

圖10是表示比較例的小振幅電路SA的電路圖的圖。

圖11是表示比較例的小振幅電路SA的第一例的電源電路的電路圖的圖。

圖12是表示比較例的小振幅電路SA的第二例的電源電路的電路圖的圖。

圖13是用來說明比較例的小振幅電路SA的小振幅信號DSA為“L”(接地電位Vss)的情況下(圖15的期間t1-t2)的動作的圖。

圖14是用來說明比較例的小振幅電路SA的小振幅信號DSA為“H”(小振幅電位VSA)的情況下(圖15的期間t2-t3)的動作的圖。

圖15是用來說明比較例的小振幅電路SA的動作的時序圖。

圖16是表示用來說明第一實施方式的半導體裝置的效果的比較例的半導體裝置的構成的圖。

圖17是表示第二實施方式的半導體裝置的使用nMOS晶體管的小振幅電路SA的圖。