[發明專利]半導體元件

在審

• 申請號: 201710138028.5
• 申請日: 2017-03-09
• 公開（公告）號: CN107665871A
• 公開（公告）日: 2018-02-06
• 發明（設計）人: 鄭安皓;劉峻昌
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/485
• 分類號: H01L23/485
• 代理公司: 北京律誠同業知識產權代理有限公司11006
• 代理人: 徐金國

技術領域

本揭露是關于一種具有雙材料重分布線的半導體元件及其形成方法。

背景技術

半導體晶粒可透過不同類型的封裝方式如打線接合或覆晶封裝而連接至其他外部元件。在一些情況下，半導體晶粒包含金屬化層如金屬層、介電層、金屬導孔、重分布層及后鈍化互連結構。打線接合通過打線直接將積體電路(ICs)連接至基板上，而覆晶封裝(或晶圓級晶片尺寸封裝(WLCSP))是先于半導體晶粒上形成一凸塊下金屬化層再將焊接凸塊或支柱置于其上。接著執行一回焊動作將焊接凸塊或支柱與外部元件接合。

重分布層(Redistribution layer,RDL)是用于調整相對于半導體晶粒中頂部金屬層，焊接凸塊或支柱的位置。重分布層是以扇出方式連接至外部元件并且能減少于接合制程中對半導體晶粒的頂部金屬層的應力。

發明內容

本揭露的一態樣是提供一種半導體元件，包含：一第一保護層于一互連結構之上；一第一重分布線(RDL)導孔延伸貫穿于該第一保護層中的一開口以電連接該互連結構，其中該第一重分布線導孔包含一第一傳導材料；以及一重分布線于第一保護層之上并電連接該第一重分布線導孔，其中該重分布線包含一第二傳導材料異于該第一傳導材料，并且該重分布線以一平行于該第一保護層的一頂面的方向延伸越過該第一重分布線導孔。

附圖說明

本揭露的實施方式雖然已揭示如下圖的詳細描述，但須注意依照本產業的標準做法，各種特征并未按照比例繪制。事實上，各種特征的尺寸為了清楚的討論而可被任意放大或縮小。

圖1是依據一些實施方式，顯示一半導體元件的剖面圖；

圖2A是依據一些實施方式，顯示一半導體元件的剖面圖；

圖2B是依據一些實施方式，顯示一半導體元件的剖面圖；

圖3是依據一些實施方式，顯示一半導體元件的剖面圖；

圖4是依據一些實施方式，顯示制造一半導體元件方法的作業流程圖；

圖5A-5F是依據一些實施方式，顯示于不同生產階段一半導體元件的剖面圖。

具體實施方式

本揭露接下來將會提供許多不同的實施方式或實施例以實施本揭露中不同的特征。各特定實施例中的組成及配置將會在以下作描述以簡化本揭露。這些為實施例僅作為示范并非用于限定本揭露。例如，一第一元件形成于一第二元件“上方”或“之上”可包含實施例中的第一元件與第二元件直接接觸，亦可包含第一元件與第二元件之間更有其他額外元件使第一元件與第二元件無直接接觸。此外，在本揭露各種不同的范例中，將重復地使用元件符號及/或字母。此重復乃為了簡化與清晰的目的，而其本身并不決定各種實施例及/或結構配置之間的關系。

此外，像是“之下”、“下面”、“較低”、“上面”、“較高”、以及其他類似的相對空間關系的用語，可用于此處以便描述附圖中一元件或特征與另一元件或特征之間的關系。該等相對空間關系的用語乃為了涵蓋除了附圖所描述的方向以外，裝置于使用或操作中的各種不同的方向。上述裝置可另有其他導向方式(旋轉90度或朝其他方向)，此時的空間相對關系也可依上述方式解讀。

重分布層(Redistribution layer,RDL)是用于使半導體元件連接至外部元件。在一些情況下，重分布層直接形成于半導體元件中互連結構的頂部金屬層上。保護層將部分重分布層與半導體元件中互連結構的介電材料隔離，并且，重分布層通過重分布層導孔電連接互連結構中的頂部金屬層。但以單一制程形成重分布層及重分布層導孔，例如以鋁做濺射沉積(sputtering deposition)，常使重分布層中位于重分布層導孔上方處形成一凹陷。因該凹陷的關系，重分布層上第二保護層常有孔隙于重分布層導孔上方處。而孔隙于保護層中增加了重分布層被氧化的風險。舉例來說，在一些情況下，后續制程的液體流入孔隙造成如針孔于重分布層中的形成并毀損重分布層。針孔會使重分布層的電阻增加并不利地影響信息自半導體元件傳送至外部元件的能力。

現描述利用多重步驟制程形成重分布層及重分布層導孔。此多重步驟制程有助于避免凹陷形成于重分布層中位于重分布層導孔處，并且能降低重分布層上方的保護層中形成針孔的風險。而重分布層上方的保護層具有平坦表面，有助于降低半導體元件制造過程中的偏差。