[發明專利]一種3D NAND存儲器件及其制造方法、封裝方法

有效

• 申請號: 201710135655.3
• 申請日: 2017-03-08
• 公開（公告）號: CN106910746B
• 公開（公告）日: 2018-06-19
• 發明（設計）人: 呂震宇;楊士寧;潘鋒;楊偉毅;陳俊;吳關平;施文廣;程衛華
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/11524
• 分類號: H01L27/11524;H01L27/11551;H01L27/11526
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 王寶筠

1.一種3D NAND存儲器件，其特征在于，包括：

基底；

所述基底上的堆疊層，所述堆疊層包括沿字線方向依次排布的第一區域、第二區域和第三區域；其中，

所述第二區域位于所述第一區域和第三區域之間，所述第二區域中形成有貫通的絕緣環，所述絕緣環內的堆疊層為相互間隔堆疊的氧化物層和氮化物層，所述絕緣環內的堆疊層中形成有貫通接觸孔；

所述絕緣環外的第二區域以及第一區域、第三區域的堆疊層為相互間隔堆疊的氧化物層和金屬層，堆疊層中的頂層金屬層為頂層選擇柵，所述第一區域和第三區域中形成有用于形成存儲器件的溝道孔；

設置在絕緣環外的柵線縫隙。

2.根據權利要求1所述的存儲器件，其特征在于，所述堆疊層還包括位于所述第一區域和第二區域之間的第四區域，以及位于所述第二區域和第三區域之間的第五區域，所述第四區域和第五區域的堆疊層為相互間隔堆疊的氧化物層和金屬層且上兩層金屬層為頂層金屬層階梯結構；

第一區域、第四區域以及第三區域、第五區域的堆疊層中設置有沿字線方向延伸至所述絕緣環的一對相互平行柵線縫隙，沿與柵線縫隙垂直的方向所述絕緣環的邊界至少延伸到一對相互平行的柵線縫隙之外的區域；

通過所述頂層金屬層階梯結構將所述絕緣環兩側的平行的柵線縫隙之間的所述第一區域和第三區域的頂層選擇柵電連接。

3.根據權利要求1所述的存儲器件，其特征在于，第一區域以及第三區域的堆疊層中設置有沿字線方向延伸至所述絕緣環的一對相互平行柵線縫隙，沿與柵線縫隙垂直的方向所述絕緣環的邊界至少延伸到一對相互平行的柵線縫隙之外的區域；所述第一區域和第三區域的外側為堆疊層的階梯結構，通過所述堆疊層的階梯結構將所述絕緣環兩側的平行的柵線縫隙之間的所述第一區域和第三區域的頂層選擇柵電連接。

4.根據權利要求1所述的存儲器件，其特征在于，所述絕緣環設置于相互平行的相鄰的柵線縫隙之間的第二區域中，所述相互平行的相鄰的柵線縫隙連續貫穿第一區域、第二區域和第三區域。

5.根據權利要求1所述的存儲器件，其特征在于，所述絕緣環設置于相互平行的相鄰的柵線縫隙之間，所述相互平行的相鄰的柵線縫隙穿過第一區域、第二區域和第三區域，且至少有一條柵線縫隙在第二區域處具有間斷區。

6.根據權利要求1所述的存儲器件其特征在于，所述絕緣環之外的第二區域的堆疊層中形成有偽溝道孔。

7.根據權利要求1-6中任一項所述的存儲器件，其特征在于，所述基底為第一襯底，所述第一襯底的背面設置有貫通第一襯底且與貫通接觸孔連接的第一互聯結構。

8.根據權利要求7所述的存儲器件，其特征在于，還包括第二襯底，第二襯底中形成了CMOS器件電路以及鍵合層，所述第二襯底的鍵合層朝向第一襯底的正面，所述鍵合層將所述第一襯底和第二襯底粘合。

9.根據權利要求8所述的存儲器件，其特征在于，在對應于存儲區域的第一襯底的背面上形成有第一互聯結構的襯墊。

10.根據權利要求1-6中任一項所述的存儲器件，其特征在于，所述基底包括第三襯底及第三襯底之上的外延襯底，第三襯底中形成了CMOS器件電路以及第二互聯結構，所述貫通接觸孔進一步貫穿外延襯底至第三襯底中的第二互聯結構。