[發明專利]一種3D NAND存儲器件及其制造方法、封裝方法

有效

• 申請號: 201710135655.3
• 申請日: 2017-03-08
• 公開（公告）號: CN106910746B
• 公開（公告）日: 2018-06-19
• 發明（設計）人: 呂震宇;楊士寧;潘鋒;楊偉毅;陳俊;吳關平;施文廣;程衛華
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/11524
• 分類號: H01L27/11524;H01L27/11551;H01L27/11526
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 王寶筠

本發明提供了一種3D NAND存儲器件及其制造方法、封裝方法，通過絕緣環將環內和環外的堆疊層隔離開，絕緣環內仍為氧化物層和氮化物層的堆疊，絕緣環外為氧化物層和金屬層的堆疊，絕緣環內的氧化物層和氮化物層的堆疊易于貫通接觸孔的形成，而絕緣環外金屬層保證了存儲陣列字線的電連接，這種結構的貫通接觸孔便于實現存儲器件同CMOS芯片的連接，且易于同現有的工藝集成，特別是當堆疊層的厚度不斷增加后，無需刻蝕金屬堆疊來形成貫通接觸孔，利于工藝的實現和集成度的不斷提高。

技術領域

本發明涉及閃存存儲器領域，尤其涉及一種3D NAND存儲器件及其制造方法、封裝方法。

背景技術

NAND閃存是一種比硬盤驅動器更好的存儲設備，隨著人們追求功耗低、質量輕和性能佳的非易失存儲產品，在電子產品中得到了廣泛的應用。目前，平面結構的NAND閃存已近實際擴展的極限，為了進一步的提高存儲容量，降低每比特的存儲成本，提出了3D結構的NAND存儲器。

在3D NAND存儲器結構中，采用垂直堆疊多層數據存儲單元的方式，實現堆疊式的3DNAND存儲器結構，然而，其他的電路例如解碼器(decoder)、頁緩沖(page buffer)和鎖存器(latch)等，這些外圍電路都是CMOS器件形成的，CMOS器件的工藝無法與3D NAND器件集成在一起，目前，是分別采用不同的工藝形成3D NAND存儲器陣列和外圍電路，再通過穿過3D NAND存儲器陣列的通孔將二者電連接在一起。3D NAND存儲器陣列中的堆疊主要采用OPOP結構，即多晶硅(poly)和氧化物(oxide)依次層疊的結構，隨著存儲容量需求的不斷提高，OPOP結構堆疊的層數不斷增多，這對通孔的形成提出很大的挑戰。

發明內容

有鑒于此，本發明的第一方面提供了一種3D NAND存儲器件，在存儲陣列內設置貫通接觸孔，便于同CMOS芯片的連接，且易于集成。

為解決上述問題，本發明實施例提供了一種3D NAND存儲器件，包括：

基底；

所述基底上的堆疊層，所述堆疊層包括沿字線方向依次排布的第一區域、第二區域和第三區域；其中，

所述第二區域位于所述第一區域和第三區域之間，所述第二區域中形成有貫通的絕緣環，所述絕緣環內的堆疊層為相互間隔堆疊的氧化物層和氮化物層，所述絕緣環內的堆疊層中形成有貫通接觸孔；

所述絕緣環外的第二區域以及第一區域、第三區域的堆疊層為相互間隔堆疊的氧化物層和金屬層，堆疊層中的頂層金屬層為頂層選擇柵，所述第一區域和第三區域中形成有用于形成存儲器件的溝道孔；

設置在絕緣環外的柵線縫隙。

可選地，所述堆疊層還包括位于所述第一區域和第二區域之間的第四區域，以及位于所述第二區域和第三區域之間的第五區域，所述第四區域和第五區域的堆疊層為相互間隔堆疊的氧化物層和金屬層且上兩層金屬層為頂層金屬層階梯結構；

第一區域、第四區域以及第三區域、第五區域的堆疊層中設置有沿字線方向延伸至所述絕緣環的一對相互平行柵線縫隙，沿與柵線縫隙垂直的方向所述絕緣環的邊界至少延伸到一對相互平行的柵線縫隙之外的區域；

通過所述頂層金屬層階梯結構將所述絕緣環兩側的平行的柵線縫隙之間的所述第一區域和第三區域的頂層選擇柵電連接。

可選地，第一區域以及第三區域的堆疊層中設置有沿字線方向延伸至所述絕緣環的一對相互平行柵線縫隙，沿與柵線縫隙垂直的方向所述絕緣環的邊界至少延伸到一對相互平行的柵線縫隙之外的區域；所述第一區域和第三區域的外側為堆疊層的階梯結構，通過所述堆疊層的階梯結構將所述絕緣環兩側的平行的柵線縫隙之間的所述第一區域和第三區域的頂層選擇柵電連接。