[發明專利]一種三維存儲器及其制作方法

在審

• 申請號: 201710132051.3
• 申請日: 2017-03-07
• 公開（公告）號: CN106876403A
• 公開（公告）日: 2017-06-20
• 發明（設計）人: 徐強;夏志良;喻蘭芳;李廣濟;霍宗亮
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/11578
• 分類號: H01L27/11578
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 王寶筠

技術領域

本發明涉及三維存儲器技術領域，更為具體的說，涉及一種三維存儲器及其制作方法。

背景技術

隨著平面型存儲器的不斷發展，半導體的生產工藝取得了巨大的進步。但是近幾年來，平面型存儲器的發展遇到了各種挑戰：物理極限，現有的顯影技術極限以及存儲電子密度極限等。在此背景下，為解決平面型存儲器遇到的困難以及追求更低的單位存儲單元的生產成本，三維存儲器的結構應運而生，目前三維存儲器的技術研發已成為國際上研發的主流。

發明內容

有鑒于此，本發明提供了一種三維存儲器及其制作方法，在制作三維存儲器時，多次重復沉積金屬層和回刻蝕金屬層的步驟，進而提高形成的金屬柵的質量，以達到降低金屬柵電阻、提高金屬柵的柵控能力、提高三維存儲器性能的目的。

為實現上述目的，本發明提供的技術方案如下：

一種三維存儲器的制作方法，包括：

S1、提供一半導體襯底；

S2、在所述半導體襯底一表面上形成存儲結構，其中，所述存儲結構包括：位于所述半導體襯底一表面上、且沿豎直方向疊加的多個絕緣層，多個貫穿所述多個絕緣層的溝道孔及位于所述溝道孔內的堆疊結構，多個貫穿所述多個絕緣層的溝槽，以及，覆蓋相鄰兩個所述絕緣層之間相對表面和相應所述堆疊結構側壁的介質層；

S3、沉積金屬層以覆蓋所述介質層的內壁表面和所述絕緣層朝向所述溝槽的側面；

S4、回刻蝕所述金屬層，以形成位于所述介質層的內壁中的金屬柵；

S5、重復步驟S3和S4預設次數。

可選的，所述金屬層的材質為鎢或鋁。

可選的，所述介質層包括：

靠近所述絕緣層一側的高K介質阻擋層；

以及，位于所述高K介質阻擋層的內壁一側的種子層，其中，所述種子層的材質為氮化鈦或氮化鉭。

可選的，所述種子層的厚度范圍為1nm～10nm，包括端點值。

可選的，述存儲結構的形成包括：

在所述半導體襯底一表面形成沿豎直方向交替堆疊的所述多個絕緣層和多個犧牲層，其中，所述多個絕緣層為第一絕緣層至第N絕緣層，所述多個犧牲層為第一犧牲層至第N-1犧牲層，N為小于2的整數；

貫穿所述多個絕緣層和多個犧牲層形成所述多個溝道孔；

在所述溝道孔內形成所述堆疊結構；

貫穿所述多個絕緣層和多個犧牲層形成所述多個溝槽；

去除所述多個犧牲層；

在相鄰兩個所述絕緣層之間形成所述介質層，其中，所述介質層覆蓋相鄰兩個所述絕緣層之間相對表面和相應所述堆疊結構側壁。

可選的，所述犧牲層的厚度及絕緣層的厚度范圍均為10nm～80nm，包括端點值。

可選的，所述多個絕緣層和多個犧牲層的厚度總和不小于1微米。

可選的，所述絕緣層的材質為二氧化硅，所述犧牲層的材質為氮化硅。

可選的，所述半導體襯底為P型半導體襯底。

相應的，本發明還提供了一種三維存儲器，所述三維存儲器采用上述的三維存儲器的制作方法制作而成。

相較于現有技術，本發明提供的技術方案至少具有以下優點：

本發明提供了一種三維存儲器及其制作方法，制作方法，包括：S1、提供一半導體襯底；S2、在所述半導體襯底一表面上形成存儲結構，其中，所述存儲結構包括：位于所述半導體襯底一表面上、且沿豎直方向疊加的多個絕緣層，多個貫穿所述多個絕緣層的溝道孔及位于所述溝道孔內的堆疊結構，多個貫穿所述多個絕緣層的溝槽，以及，覆蓋相鄰兩個所述絕緣層之間相對表面和相應所述堆疊結構側壁的介質層；S3、沉積金屬層以覆蓋所述介質層的內壁表面和所述絕緣層朝向所述溝槽的側面；S4、回刻蝕所述金屬層，以形成位于所述介質層的內壁中的金屬柵；S5、重復步驟S3和S4預設次數。由上述內容可知，本發明提供的技術方案，在制作三維存儲器時，多次重復沉積金屬層和回刻蝕金屬層的步驟，進而提高形成的金屬柵的質量，以達到降低金屬柵電阻、提高金屬柵的柵控能力、提高三維存儲器性能的目的。

附圖說明

為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的實施例，對于本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據提供的附圖獲得其他的附圖。

圖1為本申請實施例提供的一種三維存儲器的制作方法的流程圖；

圖2a～2d為與圖1中制作方法相應的結構流程圖；