[發(fā)明專利]一種半導(dǎo)體器件及其制作方法和電子裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201710131843.9
• 申請(qǐng)日: 2017-03-07
• 公開（公告）號(hào): CN108573885B
• 公開（公告）日: 2021-03-23
• 發(fā)明（設(shè)計(jì)）人: 殷原梓
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造（上海）有限公司;中芯國(guó)際集成電路制造（北京）有限公司
• 主分類號(hào): H01L21/66
• 分類號(hào): H01L21/66;H01L21/768;H01L23/31;H01L21/60;H01L21/02
• 代理公司: 北京市磐華律師事務(wù)所 11336
• 代理人: 高偉;張建

本發(fā)明提供一種半導(dǎo)體器件及其制作方法和電子裝置，涉及半導(dǎo)體技術(shù)領(lǐng)域。該制作方法包括：提供器件晶圓，在所述器件晶圓上形成用于與封裝基板連接的凸塊，所述凸塊包括密集凸塊和孤立凸塊，在所述孤立凸塊周圍形成包圍所述孤立凸塊的保護(hù)墻。本發(fā)明的半導(dǎo)體器件制作方法，通過形成保護(hù)墻來限制由于封裝基板形變引起的應(yīng)力對(duì)孤立凸塊的作用，使半導(dǎo)體器件封裝芯片質(zhì)量測(cè)試中不容易出現(xiàn)諸如鈍化層損傷等問題。該半導(dǎo)體器件由于保護(hù)墻的存在具有更好的可靠性和應(yīng)力抗性。該電子裝置包括上述的半導(dǎo)體器件，同樣具有上述優(yōu)點(diǎn)。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言涉及一種半導(dǎo)體器件及其制作方法和電子裝置。

背景技術(shù)

在集成電路的封裝互連中，半導(dǎo)體器件(比如，芯片)和封裝基板(比如，引線框架)的連接為電源和信號(hào)的分配提供了電路連接。電子封裝常見的連接方法有引線鍵合(WireBonding，WB)、載帶自動(dòng)焊(TAPE Automated Bonding TAB)與倒裝芯片(Flip chip，F(xiàn)C)。倒裝芯片凸塊結(jié)構(gòu)由于具有較高的半導(dǎo)體器件安裝密度，因而成為一種常用的封裝技術(shù)。如圖1所示，在倒裝芯片凸塊結(jié)構(gòu)中，芯片100上形成有凸塊101，比如銅柱，通過將凸塊與基板102其中一個(gè)面上的焊盤連接可實(shí)現(xiàn)芯片100和基板102的連接，而基板102其中另一個(gè)面上形成有焊球103，通過焊球103可以將封裝后的芯片安裝在印刷電路板(PCB)上，以形成各種電子產(chǎn)品。

當(dāng)芯片封裝完成后，會(huì)對(duì)其進(jìn)行芯片封裝質(zhì)量測(cè)試，以檢驗(yàn)芯片和封裝材料的結(jié)合性能等。而對(duì)不合格品進(jìn)行失效分析發(fā)現(xiàn)芯片鈍化層(比如，聚酰亞胺層)破裂并剝落，第二鈍化層損傷，以及鋁層變形。

因此，為解決上述技術(shù)問題，有必要提出一種新的半導(dǎo)體器件及其制作方法。

發(fā)明內(nèi)容

在發(fā)明內(nèi)容部分中引入了一系列簡(jiǎn)化形式的概念，這將在具體實(shí)施方式部分中進(jìn)一步詳細(xì)說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。

針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提出一種半導(dǎo)體器件及其制作方法和電子裝置，可以防止在芯片封裝質(zhì)量測(cè)試中由于形變應(yīng)力導(dǎo)致的芯片損傷的問題。

本發(fā)明的一個(gè)實(shí)施例提供一種半導(dǎo)體器件的制作方法，所述方法包括：提供器件晶圓，在所述器件晶圓上形成用于與封裝基板連接的凸塊，所述凸塊包括密集凸塊和孤立凸塊，在所述孤立凸塊周圍形成包圍所述孤立凸塊的保護(hù)墻。

進(jìn)一步地，所述保護(hù)墻的形狀基于所述密集凸塊和孤立凸塊的位置分布確定。

進(jìn)一步地，所述保護(hù)墻的形狀為圓形、矩形、正方形、菱形或六邊形。

進(jìn)一步地，還包括：在所述器件晶圓上形成再布線層，所述再布線層包括用于與所述凸塊連接的第一再布線層和用于與所述保護(hù)墻連接的第二再布線層。

進(jìn)一步地，所述第二再布線層為不與所述器件晶圓中的金屬互連層電性連接的虛設(shè)再布線層。

進(jìn)一步地，所述第二再布線層的表面積大于所述保護(hù)墻的底部面積。

進(jìn)一步地，還包括：提供封裝基板，在所述封裝基板上形成有與所述凸塊對(duì)應(yīng)的焊點(diǎn)；通過所述凸塊和焊點(diǎn)完成所述器件晶圓和封裝基板的連接。

進(jìn)一步地，還包括：在所述封裝基板上形成與所述保護(hù)墻對(duì)應(yīng)的接觸點(diǎn)，在連接所述凸塊和焊點(diǎn)的同時(shí)，連接所述保護(hù)墻和接觸點(diǎn)。

根據(jù)本發(fā)明的半導(dǎo)體器件制作方法，在用于與封裝基板連接的孤立凸塊周圍形成保護(hù)墻，通過保護(hù)墻不僅可以在封裝質(zhì)量測(cè)試中限制由于封裝基板形變引起的應(yīng)力對(duì)孤立凸塊的作用，并且可以支撐和平衡重量，而且由于保護(hù)墻不容易坍塌，增強(qiáng)了孤立凸塊和器件的應(yīng)力抗性，因此使得半導(dǎo)體器件在封裝芯片質(zhì)量測(cè)試中不容易出現(xiàn)鈍化層破裂、剝落以及第二鈍化層損傷和鋁層變形等問題。