[發明專利]一種半導體器件及其制作方法和電子裝置

有效

• 申請號: 201710131843.9
• 申請日: 2017-03-07
• 公開（公告）號: CN108573885B
• 公開（公告）日: 2021-03-23
• 發明（設計）人: 殷原梓
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L21/66
• 分類號: H01L21/66;H01L21/768;H01L23/31;H01L21/60;H01L21/02
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 高偉;張建

1.一種半導體器件的制作方法，其特征在于，包括：

提供器件晶圓，在所述器件晶圓上形成再布線層；

在所述器件晶圓上形成用于與封裝基板連接的凸塊，所述凸塊包括密集凸塊和孤立凸塊，在所述孤立凸塊周圍形成包圍所述孤立凸塊的保護墻；

在所述孤立凸塊與保護墻之間填充保護層，保護墻的底座虛設再布線層連接，使保護墻更牢固；其中，虛設再布線層不與器件晶圓中的金屬互連層電連接。

2.如權利要求1所述的半導體器件的制作方法，其特征在于，所述保護墻的形狀基于所述密集凸塊和孤立凸塊的位置分布確定。

3.如權利要求2所述的半導體器件的制作方法，其特征在于，所述保護墻的形狀為圓形、矩形、正方形、菱形或六邊形。

4.如權利要求1所述的半導體器件的制作方法，其特征在于，所述再布線層包括用于與所述凸塊連接的第一再布線層和用于與所述保護墻連接的第二再布線層。

5.如權利要求4所述的半導體器件的制作方法，其特征在于，所述第二再布線層為不與所述器件晶圓中的金屬互連層電性連接的虛設再布線層。

6.如權利要求4所述的半導體器件的制作方法，其特征在于，所述第二再布線層的表面積大于所述保護墻的底部面積。

7.如權利要求1-6中的任意一項所述的半導體器件的制作方法，其特征在于，還包括：

提供封裝基板，在所述封裝基板上形成有與所述凸塊對應的焊點；

通過所述凸塊和焊點完成所述器件晶圓和封裝基板的連接。

8.如權利要求7所述的半導體器件的制作方法，其特征在于，還包括：

在所述封裝基板上形成與所述保護墻對應的接觸點，

在連接所述凸塊和焊點的同時，連接所述保護墻和接觸點。

9.一種半導體器件，其特征在于，包括器件晶圓，在所述器件晶圓上形成有用于與封裝基板連接的凸塊，所述凸塊包括密集凸塊和孤立凸塊，在所述孤立凸塊周圍形成包圍所述孤立凸塊的保護墻；

在所述器件晶圓上還形成有再布線層，在所述孤立凸塊與保護墻之間填充保護層，保護墻的底座虛設再布線層連接，使保護墻更牢固；其中，虛設再布線層不與器件晶圓中的金屬互連層電連接。

10.如權利要求9所述的半導體器件，其特征在于，所述保護墻的形狀與所述密集凸塊和孤立凸塊的位置分布對應。

11.如權利要求10所述的半導體器件，其特征在于，所述保護墻的形狀為圓形、矩形、正方形、菱形或六邊形。

12.如權利要求9所述的半導體器件，其特征在于，所述再布線層包括用于與所述凸塊連接的第一再布線層和用于與所述保護墻連接的第二再布線層。

13.如權利要求12所述的半導體器件，其特征在于，所述第二再布線層為不與所述器件晶圓中的金屬互連層電性連接的虛設再布線層。

14.如權利要求12所述的半導體器件，其特征在于，所述第二再布線層的表面積大于所述保護墻的底部面積。

15.如權利要求9-14中的任意一項所述的半導體器件，其特征在于，還包括：封裝基板，在所述封裝基板上形成有與所述凸塊對應的焊點，所述凸塊和焊點連接在一起以實現所述器件晶圓和所述封裝基板的連接。

16.如權利要求15所述的半導體器件，其特征在于，在所述封裝基板上還形成有與所述保護墻對應的接觸點，所述保護墻和接觸點連接在一起以實現所述器件晶圓和所述封裝基板的連接。

17.一種電子裝置，其特征在于，包括如權利要求9-16中的任意一項所述的半導體器件以及與所述半導體器件相連接的電子組件。