[發明專利]半導體器件

有效

• 申請號: 201710129271.0
• 申請日: 2017-03-06
• 公開（公告）號: CN107222196B
• 公開（公告）日: 2023-06-27
• 發明（設計）人: 高柳浩二
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 李輝;張昊

本公開涉及一種半導體器件，其中，當輸出高幅度的信號時，可以施加超過耐受電壓的漏極?源極電壓。根據本發明的半導體器件包括電平位移電路，其根據低幅度邏輯信號的輸入來輸出高幅度。電平位移電路包括串聯耦合電路、耦合至第一電源的第一柵極控制電路、耦合至電位高于第一電源的電位的第二電源的第二柵極控制電路以及布置在第一柵極控制電路與串聯耦合電路之間的電位轉換電路。電位轉換電路向串聯耦合電路的N溝道MOS晶體管的柵極提供第一電平電位，其低于第一電源的電位且高于參考電源的電位。

相關申請的交叉參考

2016年3月22日提交的日本專利申請第2016-057403號的包括說明書、附圖和摘要的公開結合于此作為公開以引用的方式全文引入本申請。

技術領域

本發明涉及一種半導體器件，并且可應用于例如包括電平位移電路的半導體器件。

背景技術

電平位移電路將利用不同電源電壓操作的每個電路中的信號幅度轉換為對應于每個電源電壓的幅度。例如，在小型化半導體集成電路中，從降低電路的功耗和元件的可靠性的觀點來看，采用低壓系統的電源電壓。另一方面，在向/從外部電路輸出/輸入信號的輸入/輸出電路中，采用傳統的電源電壓(高壓系統的電源電壓)。因此，電平位移電路需要將集成電路內的低壓系統的電源電路中的信號電平轉換為高壓系統的電源電路中的信號電平。日本未審查專利申請公開第Hei?8(1996)-148988號(專利文獻1)公開了一種技術，其中，基本上，負載元件、一個導電類型的MOS晶體管(其柵極偏置約為高壓的一半)、相反導電類型的MOS晶體管(約為高壓的一半的類似柵極偏置)和相反導電類型的MOS晶體管(其柵極提供有低幅度的邏輯輸入)以這種順序串聯耦合在高壓和GND之間，并且施加給每個MOS晶體管的柵極層的電壓均減小。

發明內容

當如日本未審查專利申請公開第Hei?8(1996)-148988號不采用具有高耐受電壓結構的晶體管(采用具有低耐受電壓結構的晶體管)輸出高幅度信號(高電壓(VPP))時，超過低幅度的信號(低電壓(VDD))的漏極-源極電壓(Vds)可以被施加至晶體管。

本發明的其他問題和新特征將從本說明書的描述和附圖中變得清楚。

以下簡要地說明本公開的典型實施例的概況。

即，一種半導體器件包括電平位移電路，其根據低幅度邏輯信號的輸入輸出高幅度信號。電平位移電路包括串聯耦合電路、耦合至第一電源的第一柵極控制電路、耦合至電位高于第一電源的電位的第二電源的第二柵極控制電路、以及布置在第一柵極控制電路與串聯耦合電路之間的電位轉換電路。電位轉換電路向串聯耦合電路的N溝道MOS晶體管的柵極提供第一電平電位，該第一電平電位低于第一電源的電位且高于參考電源的電位。

根據上述半導體器件，可以降低晶體管的漏極-源極電壓。

附圖說明

圖1是示出根據比較示例的電平位移電路的電路圖；

圖2是示出柵極控制電路的電路圖；

圖3是示出中間電位生成電路的電路圖；

圖4是示出根據實施例1的電平位移電路的電路圖；

圖5是示出根據實施例1的半導體器件的塊狀圖；

圖6是示出根據實施例2的電平位移電路的電路圖；

圖7是示出根據實施例2的信息設備的框圖；

圖8是示出根據實施例3的電平位移電路的電路圖；

圖9是示出根據實施例4的電平位移電路的電路圖；以及

圖10是示出根據實施例5的電平位移電路的電路圖。

具體實施方式