[發(fā)明專利]一種并聯(lián)穩(wěn)壓電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201710122932.7
• 申請(qǐng)日: 2017-03-03
• 公開(kāi)（公告）號(hào): CN106774601B
• 公開(kāi)（公告）日: 2018-03-02
• 發(fā)明（設(shè)計(jì)）人: 甄少偉;陶金;黃鍇;王康樂(lè);羅萍;賀雅娟;張波
• 申請(qǐng)（專利權(quán)）人: 電子科技大學(xué)
• 主分類號(hào): G05F1/575
• 分類號(hào): G05F1/575
• 代理公司: 成都點(diǎn)睛專利代理事務(wù)所(普通合伙)51232
• 代理人: 葛啟函

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路設(shè)計(jì)領(lǐng)域，具體來(lái)說(shuō)是設(shè)計(jì)一種替代齊納管在寬輸入范圍電壓調(diào)整器中工作的電路。

背景技術(shù)

隨著科技的發(fā)展與社會(huì)的進(jìn)步，便攜式設(shè)備已經(jīng)深入到了每個(gè)人的日常生活之中，而長(zhǎng)續(xù)航的要求，需要更加高效的功率變換器。

根據(jù)功率管工作狀態(tài)的不同，功率變換器有開(kāi)關(guān)變換器和線性變換器之分。開(kāi)關(guān)變換器中的功率管有兩個(gè)工作狀態(tài)，即導(dǎo)通狀態(tài)ON和完全截止?fàn)顟B(tài)OFF。開(kāi)關(guān)變換器具有高效率、高輸出電流、低靜態(tài)電流等特點(diǎn)，隨著集成度的提高，許多新型DC-DC轉(zhuǎn)換器的外圍電路僅需電感和濾波電容。但該類電源控制器的輸出紋波和開(kāi)關(guān)噪聲較大、成本相對(duì)較高。LDO即low dropout regulator，是一種低壓差線性穩(wěn)壓器。相比之下，低壓差線性穩(wěn)壓器的突出優(yōu)點(diǎn)是具有最低的成本，最低的噪聲和最低的靜態(tài)電流。

常規(guī)利用齊納管的低壓差線性穩(wěn)壓器LDO如圖1所示，該電路由調(diào)整管M_T、取樣電阻R1和R2、放大器A、齊納管D和電流源I_B組成。其中齊納管工作在反向擊穿狀態(tài)，其陰極電壓為基準(zhǔn)電壓V_REF。采樣電壓V_F在放大器A的反相輸入端，與加在同相輸入端的基準(zhǔn)電壓V_REF相比較。兩者的差值經(jīng)放大器A放大后，控制調(diào)整管M_T的柵極電壓，從而穩(wěn)定輸出電壓V_OUT。當(dāng)輸出電壓V_OUT降低時(shí)，采樣電壓V_F低于基準(zhǔn)電壓V_REF，因此放大器A的輸出電壓增加，從而使電壓調(diào)整器的輸出電壓V_OUT升高。相反，若輸出電壓V_OUT超過(guò)設(shè)定值，即采樣電壓V_F高于基準(zhǔn)電壓V_REF，放大器A的輸出電壓降低，從而使電壓調(diào)整器的輸出電壓V_OUT降低。

利用齊納管的擊穿特性的線性穩(wěn)壓器，由于結(jié)構(gòu)簡(jiǎn)單、魯棒性好等優(yōu)點(diǎn)得到了廣泛應(yīng)用。尤其是齊納管的線性穩(wěn)壓器不需要啟動(dòng)電流，穩(wěn)定性好，所以更加受高輸入電壓應(yīng)用的青睞。但齊納管有以下3個(gè)缺點(diǎn)：第一，工藝復(fù)雜，需要BCD工藝中額外的掩膜版Mask；第二，其工作電流較大，限制了應(yīng)用范圍；第三，受工藝的影響，精度不高。

發(fā)明內(nèi)容

本發(fā)明所要解決的，就是發(fā)明一種具有齊納管穩(wěn)壓特性，可以替代齊納管工作的穩(wěn)壓電路，本發(fā)明可以利用普通BCD工藝實(shí)現(xiàn)，且具有較小的靜態(tài)電流，較高的穩(wěn)壓精度。

本發(fā)明的技術(shù)方案為：

一種并聯(lián)穩(wěn)壓電路，包括第一PMOS管M1、第二PMOS管M2、第三PMOS管M3、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第一三極管Q1、第二三極管Q2和第一電容C1，

所述第一PMOS管M1和第二PMOS管M2構(gòu)成電流鏡，第一PMOS管M1的柵極和漏極互連并連接第二PMOS管M2的柵極和第一三極管Q1的集電極，第一PMOS管M1、第二PMOS管M2和第三PMOS管M3的源極相連，第一PMOS管M1的源極作為所述并聯(lián)穩(wěn)壓電路的輸入端和輸出端，第二PMOS管M2的漏極連接第三PMOS管M3的柵極和第二三極管Q2的集電極；

第一電容C1連接在第三PMOS管M3的源極和柵極之間，第三PMOS管M3的漏極接地；

第一三極管Q1的發(fā)射極通過(guò)第一電阻R1和第二電阻R2的串聯(lián)結(jié)構(gòu)后接地，第一電阻R1和第二電阻R2的串聯(lián)點(diǎn)接第二三極管Q2的發(fā)射極，第二PMOS管M2的源極通過(guò)第三電阻R3和第四電阻R4的串聯(lián)結(jié)構(gòu)后接地，第一三極管Q1和第二三極管Q2的基極相連并連接第三電阻R3和第四電阻R4的串聯(lián)點(diǎn)。

本發(fā)明的有益效果為：采用電路結(jié)構(gòu)代替齊納管，可以利用普通BCD工藝實(shí)現(xiàn)；具有較小的靜態(tài)電流，降低了功耗；采用帶隙基準(zhǔn)以及負(fù)反饋結(jié)構(gòu)實(shí)現(xiàn)并聯(lián)穩(wěn)壓結(jié)構(gòu)，有較高的穩(wěn)壓精度。

附圖說(shuō)明

圖1是傳統(tǒng)低壓差線性穩(wěn)壓器LDO結(jié)構(gòu)示意圖。

圖2是采用齊納管的常規(guī)電壓調(diào)整器。

圖3是本發(fā)明提出的一種并聯(lián)穩(wěn)壓電路。

圖4是本發(fā)明提出的一種并聯(lián)穩(wěn)壓電路的I-V特性圖。

具體實(shí)施方式

下面結(jié)合附圖，詳細(xì)描述本發(fā)明的技術(shù)方案：

選取寬輸入范圍電壓調(diào)整器為一實(shí)施例，在本實(shí)施例中，將本發(fā)明提供的一種并聯(lián)穩(wěn)壓電路代替齊納管工作。