[發明專利]半導體封裝件及半導體封裝件的制造方法

有效

• 申請號: 201710115495.6
• 申請日: 2017-02-28
• 公開（公告）號: CN107170716B
• 公開（公告）日: 2022-05-27
• 發明（設計）人: 鈴原將文
• 申請（專利權）人: 安靠科技日本公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/495;H01L21/56
• 代理公司: 北京寰華知識產權代理有限公司 11408
• 代理人: 林柳岑

本發明提供改善了外部連接端子的側面的焊料潤濕性的半導體封裝件及其制造方法。本發明的半導體封裝件的特征在于包括：管芯焊盤；多個外部連接端子，配置于所述管芯焊盤的周邊；半導體芯片，配置于所述管芯焊盤的上部面，并與所述多個外部連接端子電連接；以及密封部件，用于掩埋所述管芯焊盤、所述多個外部連接端子及所述半導體芯片，并使所述多個外部連接端子各個的外側端部露出，所述多個外部連接端子的各個在所述外側端部的側面包括第一區域，在所述第一區域中施有鍍層。

技術領域

本發明涉及半導體封裝件及半導體封裝件的制造方法。尤其涉及四方扁平無引線封裝(QFN)型的半導體封裝件(Quad Flat Non-Lead Package)及半導體封裝件的制造方法。

背景技術

以往，在移動電話或智能電話等的電子設備中，已知在引線框架上搭載IC(集成電路)芯片等的半導體裝置的半導體封裝件。通常，這種半導體封裝件采用的結構如下：在引線框架上經由粘接層接合IC芯片等的半導體裝置，并利用密封體(密封用樹脂材料)覆蓋該半導體裝置，來保護半導體裝置。

近年來，已開發了在半導體封裝件的四邊及下部面上設置有連接端子的QFN型的半導體封裝件(例如專利文獻1)。

(現有技術文獻)

(專利文獻)

專利文獻1：日本特開2001-189410號公報

發明內容

(技術問題)

關于以往的QFN型的半導體封裝件，對連接端子的下部面實施了鍍敷。另一方面，連接端子的側面則未實施鍍敷，而是露出了銅(Cu)。由此，當利用焊料將半導體封裝件搭載至印刷電路板等時，連接端子的側面與下部面相比焊料潤濕性低。因此，在以往的半導體封裝件中難以形成良好的填角(fillet，焊料填角)。

鑒于這種問題，本發明的一個實施方式的目的在于提供一種連接端子的側面的焊料潤濕性得到改善的半導體封裝件及其制造方法。

根據本發明的一個實施方式，提供一種半導體封裝件，其特征在于包括：管芯焊盤(die pad)；多個外部連接端子，配置于所述管芯焊盤的周邊；半導體芯片，配置于所述管芯焊盤的上部面，并與所述多個外部連接端子電連接；以及密封部件，用于掩埋所述管芯焊盤、所述多個外部連接端子及所述半導體芯片，并使所述多個外部連接端子各個的外側端部露出，所述多個外部連接端子的各個在所述外側端部的側面包括第一區域，在所述第一區域中施有鍍層。

根據本發明的一個實施方式，提供一種半導體封裝件的制造方法，包括如下步驟：準備引線框架，所述引線框架的特征在于，具備要單片化為多個半導體封裝件的多個區域，所述多個區域各個包括管芯焊盤、配置于所述管芯焊盤的周邊的多個外部連接端子、連接于所述管芯焊盤并連接所述多個外部連接端子的外側端部第一連結部、以及連接所述多個外部連接端子的內側端部的第二連結部，所述第二連結部從上部面被減薄；在所述引線框架的上部面的所述管芯焊盤上配置與所述多個外部端子電連接的半導體芯片；形成用于掩埋所述管芯焊盤、所述多個外部連接端子及所述半導體芯片，并使所述多個外部連接端子各個的外側端部露出的密封部件；利用模具加工，形成用于將所述多個外部連接端子及所述第一連結部的連結部去除的第一開口部；利用向所述引線框架供給電流的電解鍍敷處理，在露出了所述引線框架的區域中形成鍍層；形成從所述引線框架的下部面將所述多個外部連接端子及所述第二連結部分離的槽部；以及利用模具加工，單片化為所述多個半導體封裝件。