[發明專利]半導體封裝件及半導體封裝件的制造方法

有效

• 申請號: 201710115495.6
• 申請日: 2017-02-28
• 公開（公告）號: CN107170716B
• 公開（公告）日: 2022-05-27
• 發明（設計）人: 鈴原將文
• 申請（專利權）人: 安靠科技日本公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/495;H01L21/56
• 代理公司: 北京寰華知識產權代理有限公司 11408
• 代理人: 林柳岑

1.一種半導體封裝件，其中，包括：

管芯焊盤；

多個外部連接端子，配置于所述管芯焊盤的周邊；

半導體芯片，配置于所述管芯焊盤的上部面，并與所述多個外部連接端子電連接；

密封部件，用于掩埋所述管芯焊盤、所述多個外部連接端子及所述半導體芯片，并使所述多個外部連接端子的各個的外側端部露出；以及

槽部，所述槽部設置在所述密封部件的與所述多個外部連接端子的內側端部相鄰的下部面中，

其中，

所述多個外部連接端子的各個的所述外側端部的側面包括第一區域；

所述第一區域中施有鍍層；并且

所述多個外部連接端子的每個所述內側端部的部分在所述槽部中露出。

2.根據權利要求1所述的半導體封裝件，其中：

所述管芯焊盤具有從所述密封部件露出的下部面；并且

所述管芯焊盤的所述下部面鍍有所述鍍層。

3.根據權利要求1所述的半導體封裝件，其中，所述鍍層完全覆蓋所述多個外部連接端子的各個的所述外側端部的所述側面。

4.一種半導體封裝件，其中，

管芯焊盤；

多個外部連接端子，配置于所述管芯焊盤的周邊；

半導體芯片，配置于所述管芯焊盤的上部面，并與所述多個外部連接端子電連接；

密封部件，用于掩埋所述管芯焊盤、所述多個外部連接端子及所述半導體芯片，并使所述多個外部連接端子的各個的外側端部露出，

所述外側端部具有相互對置上部面和下部面、以及除所述上部面和所述下部面之外的側面；以及

鍍層，所述鍍層在所述外側端部的所述上部面和所述下部面上且完全覆蓋所述外側端部的外側端面，其中所述外側端面與所述密封部件的邊緣共平面。

5.根據權利要求4所述的半導體封裝件，其中，

至少一個外側端部的所述上部面插置于所述密封部件的部分之間；并且

所述至少一個外側端部的所述上部面以及所述密封部件的部分共平面。

6.一種半導體封裝件的制造方法，包括如下步驟：

準備引線框架，所述引線框架具有多個外部連接端子以及將多個外部連接端子的外部端子彼此耦合的第一耦合部分，以及將多個外部連接端子的內部端子彼此耦合的第二耦合部分；

將半導體芯片與所述多個外部連接端子電連接；

形成密封部件，所述密封部件掩埋所述多個外部連接端子和所述半導體芯片，使得所述多個外部連接端子的各個的外側端部露出于所述密封部件；

將所述第一耦合部分的部分移除以提供第一開口，所述第一開口完全露出所述多個外部連接端子的每個所述外部端子的端面；

在完全露出的所述端面上形成導電材料的層；以及

將包含所述第二耦合部分的所述引線框架的下部面的部分移除以物理分離所述多個外部連接端子。

7.根據權利要求6所述的半導體封裝件的制造方法，其中，

形成導電材料的層的步驟包括執行向所述引線框架供給電流的電解鍍敷處理，以形成包括將每個完全露出的所述端面完全覆蓋的鍍層在內的所述導電材料的層。

8.根據權利要求6所述的半導體封裝件的制造方法，其中:

前述移除所述引線框架的所述下部面的部分的步驟包括形成從所述引線框架的所述下部面向內延伸的槽部，以將所述多個外部連接端子彼此物理分離；并且

所述內部端子的部分在所述槽部中露出。

9.根據權利要求6所述的半導體封裝件的制造方法，其中，

準備引線框架的步驟包括：

準備管芯焊盤，使得所述多個外部連接端子配置于所述管芯焊盤的周邊；

形成密封部件的步驟包括：

形成掩埋所述管芯焊盤的至少一部分的所述密封部件；

所述管芯焊盤的下部面在所述密封部件中露出；并且

形成所述導電材料的層的步驟包括：

將所述導電材料形成在所述管芯焊盤的所述下部面上。