[發(fā)明專利]晶體管結構

有效

• 申請?zhí)枺?/td>: 201710109572.7
• 申請日: 2017-02-27
• 公開（公告）號: CN107579117B
• 公開（公告）日: 2021-03-12
• 發(fā)明（設計）人: S·阿薩納西烏;P·加利
• 申請（專利權）人: 意法半導體有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華

優(yōu)先權要求

本申請要求于2016年8月5日提交的法國申請專利號1657587的優(yōu)先權益、以及于2016年7月5日提交的希臘申請專利號20160100358的優(yōu)先權益，其公開內容以其全文通過引用結合在此。

技術領域

本公開涉及電子部件領域，并且具體涉及晶體管結構。

背景技術

N溝道MOS半導體晶體管包括均為N-型摻雜的漏極區(qū)域和源極區(qū)域，該漏極區(qū)域和源極區(qū)域被覆蓋著絕緣柵的溝道區(qū)域分離。主電極定位在漏極區(qū)域和源極區(qū)域上。正電壓通過這些主電極被施加在漏極區(qū)域與源極區(qū)域之間。通過該晶體管在這些主電極之間的電流的流動于是由施加在柵極與源極之間的柵極電壓、或控制電壓控制。MOS半導體晶體管的優(yōu)點是流向柵極的控制電流接近于零。

當控制電壓大于閾值電壓時，該晶體管在導電狀態(tài)中并且電流通過晶體管在這些主電極之間流動。

當該控制電壓從該導電狀態(tài)減小時，一旦該控制電壓低于該閾值電壓，該MOS半導體晶體管就轉換至關閉狀態(tài)。只要該控制電壓與該閾值電壓之差小于幾百毫伏，就仍有泄漏電流，則該晶體管處于輕微的斷開狀態(tài)中。泄漏電流的強度以取決于溫度的方式隨著控制電壓的減小而減小。該泄漏電流根據該控制電壓而變化通過該控制電壓的減小所限定的亞閾值擺幅值來表征，該亞閾值擺幅值使得該泄漏電流的強度被除以10。在接近20℃的環(huán)境溫度下，MOS半導體晶體管具有大于60mV/dec的亞閾值擺幅值。

由于高亞閾值擺幅值，為了使泄漏電流消失，控制電壓應當比該閾值電壓低得多，例如距離該閾值電壓多于500mV。于是該晶體管被強有力地阻斷，并且沒有明顯的電流流動通過該晶體管。

類似于該MOS半導體晶體管，雙極晶體管包括與主電極接觸的兩個N-型摻雜區(qū)域。發(fā)射極和集電極區(qū)域被基區(qū)分離開。正極電壓被施加在該集電極與發(fā)射極之間。

當控制電流從該基區(qū)被導向至該發(fā)射極區(qū)域時，該雙極晶體管處于開啟狀態(tài)中。為此，大于閾值電壓的控制電壓被施加在該基極與該發(fā)射極之間。該控制電流對應于通過該晶體管的空穴的流通。這種空穴的存在使得主電流能夠在這些主電極之間流動。該雙極晶體管于是具有由該主電流與該控制電流之比限定的增益。該雙極晶體管的優(yōu)點是其使得極高的主電流能夠流動。

該控制電壓被減小以阻斷該雙極晶體管。只要該控制電壓接近該閾值電壓，在該雙極晶體管的主電極之間就剩余有泄漏電流，類似于MOS半導體晶體管的泄漏電流。與MOS半導體晶體管中的方式一樣，該控制電壓應當比該閾值電壓低得多，這樣使得該雙極晶體管被強有力地阻斷，并且沒有明顯的電流流動通過該晶體管。

需要一種能夠結合MOS半導體晶體管和雙極晶體管的一些優(yōu)點并且克服它們全部或部分缺點的晶體管。

發(fā)明內容

因此，實施例提供了一種晶體管，包括：第一導電類型的準本征區(qū)域，該準本征區(qū)域覆蓋有絕緣柵并且在兩個第二導電類型的第一摻雜區(qū)域之間延伸，主電極安排在各第一區(qū)域上；以及該第二導電類型的第二摻雜區(qū)域，該第二摻雜區(qū)域與該準本征區(qū)域接觸并且距這兩個第一區(qū)域一定距離(電分離以及物理分離)，控制電極安排在該第二區(qū)域上。

根據實施例，該晶體管安排在SOI結構的絕緣體上。

根據實施例，該準本征區(qū)域是條形的，該第二摻雜區(qū)域包括安排在該準本征區(qū)域的一部分的任一側上的兩個電連接部分。

根據實施例，該準本征區(qū)域具有叉形，包括在柄與兩個分支之間的連接部分，該柄的一部分在這兩個第一區(qū)域之間延伸，該第二區(qū)域在這兩個分支之間延伸，該第二區(qū)域與這兩個分支接觸并且與該連接部分接觸。

根據實施例，該絕緣體安排在設有偏置觸點的第二導電類型的半導體襯底上。

根據實施例，該絕緣體具有小于30nm的厚度。

根據實施例，該第二區(qū)域與第一區(qū)域物理分離小于500nm的距離。

根據實施例，該準本征區(qū)域的厚度小于20nm。

實施例提供了一種電子電路，該電子電路包括如以上限定的晶體管以及用于控制該晶體管的電路，其中，該第一導電類型是N型，并且該控制電路能夠在每個主電極與該柵極之間施加大于0.5V的電壓并且在該控制電極與該柵極之間施加大于1V的電壓。

實施例提供了如以上限定的晶體管以及用于控制該晶體管的電路，其中，該第一導電類型是P型，并且該控制電路能夠在該柵極與每個主電極之間施加大于0.5V的電壓并且在該柵極與該控制電極之間施加大于1V的電壓。

附圖說明