[發(fā)明專利]移位寄存器、柵極驅(qū)動(dòng)電路、顯示面板及驅(qū)動(dòng)方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201710099908.6
• 申請(qǐng)日: 2017-02-23
• 公開(kāi)（公告）號(hào): CN106782282A
• 公開(kāi)（公告）日: 2017-05-31
• 發(fā)明（設(shè)計(jì)）人: 山岳;樊君;王繼國(guó);付弋珊;馬明超
• 申請(qǐng)（專利權(quán)）人: 京東方科技集團(tuán)股份有限公司;鄂爾多斯市源盛光電有限責(zé)任公司
• 主分類號(hào): G09G3/20
• 分類號(hào): G09G3/20;G11C19/28
• 代理公司: 北京市柳沈律師事務(wù)所11105
• 代理人: 彭久云

1.一種移位寄存器，包括：

輸入電路，與上拉節(jié)點(diǎn)連接，被配置為將第一時(shí)鐘信號(hào)寫入所述上拉節(jié)點(diǎn)；

輸出電路，與所述上拉節(jié)點(diǎn)及輸出端分別連接，被配置為將第二時(shí)鐘信號(hào)寫入所述輸出端；

復(fù)位電路，與所述上拉節(jié)點(diǎn)連接，被配置為將第三時(shí)鐘信號(hào)寫入所述上拉節(jié)點(diǎn)；

上拉節(jié)點(diǎn)下拉電路，與所述上拉節(jié)點(diǎn)、第一下拉節(jié)點(diǎn)、第二下拉節(jié)點(diǎn)及第一電源端分別連接；

第一控制電路，被配置為響應(yīng)于第一控制信號(hào)將第四時(shí)鐘信號(hào)寫入所述第一下拉節(jié)點(diǎn)、將第一電源電壓寫入所述第二下拉節(jié)點(diǎn)，以及響應(yīng)于所述上拉節(jié)點(diǎn)的電壓將所述第一電源電壓寫入所述第一下拉節(jié)點(diǎn)；

第二控制電路，被配置為響應(yīng)于第二控制信號(hào)將所述第四時(shí)鐘信號(hào)寫入所述第二下拉節(jié)點(diǎn)、將所述第一電源電壓寫入所述第一下拉節(jié)點(diǎn)，以及響應(yīng)于所述上拉節(jié)點(diǎn)的電壓將所述第一電源電壓寫入所述第二下拉節(jié)點(diǎn)；

輸出下拉電路，與所述輸出端、所述第一下拉節(jié)點(diǎn)、所述第二下拉節(jié)點(diǎn)及所述第一電源端分別連接；

第一存儲(chǔ)電路，與所述上拉節(jié)點(diǎn)及所述輸出端分別連接，

其中，所述第一控制信號(hào)和所述第二控制信號(hào)互為反向信號(hào)。

2.根據(jù)權(quán)利要求1所述的移位寄存器，其中，

所述輸入電路包括第一晶體管，所述第一晶體管的第一極與第一時(shí)鐘信號(hào)端連接以接收所述第一時(shí)鐘信號(hào)，所述第一晶體管的柵極與輸入端連接以接收輸入信號(hào)，所述第一晶體管的第二極與所述上拉節(jié)點(diǎn)連接；

所述輸出電路包括第二晶體管，所述第二晶體管的第一極與第二時(shí)鐘信號(hào)端連接以接收所述第二時(shí)鐘信號(hào)，所述第二晶體管的柵極與所述上拉節(jié)點(diǎn)連接，所述第二晶體管的第二極與所述輸出端連接；

所述復(fù)位電路包括第三晶體管，所述第三晶體管的第一極與第三時(shí)鐘信號(hào)端連接以接收所述第三時(shí)鐘信號(hào)，所述第三晶體管的柵極與復(fù)位信號(hào)端連接以接收復(fù)位信號(hào)，所述第三晶體管的第二極與所述上拉節(jié)點(diǎn)連接。

3.根據(jù)權(quán)利要求1所述的移位寄存器，其中，所述上拉節(jié)點(diǎn)下拉電路包括第四晶體管和第五晶體管，

所述第四晶體管的第一極與所述上拉節(jié)點(diǎn)連接，所述第四晶體管的柵極與所述第二下拉節(jié)點(diǎn)連接，所述第四晶體管的第二極與所述第一電源端連接以接收所述第一電源電壓，

所述第五晶體管的第一極與所述上拉節(jié)點(diǎn)連接，所述第五晶體管的柵極與所述第一下拉節(jié)點(diǎn)連接，所述第五晶體管的第二極與所述第一電源端連接以接收所述第一電源電壓。

4.根據(jù)權(quán)利要求1所述的移位寄存器，其中，

所述第一控制電路包括第六晶體管、第七晶體管和第八晶體管，

所述第六晶體管的第一極與所述第二下拉節(jié)點(diǎn)連接，所述第六晶體管的柵極與第一控制信號(hào)端連接以接收所述第一控制信號(hào)，所述第六晶體管的第二極與所述第一電源端連接以接收所述第一電源電壓，

所述第七晶體管的第一極與所述第一下拉節(jié)點(diǎn)連接，所述第七晶體管的柵極與所述上拉節(jié)點(diǎn)連接，所述第七晶體管的第二極與所述第一電源端連接以接收所述第一電源電壓，

所述第八晶體管的第一極被配置為接收第四時(shí)鐘信號(hào)，所述第八晶體管的柵極與所述第一控制信號(hào)端連接以接收所述第一控制信號(hào)，所述第八晶體管的第二極與所述第一下拉節(jié)點(diǎn)連接；

所述第二控制電路包括第九晶體管、第十晶體管和第十一晶體管，

所述第九晶體管的第一極與所述第一下拉節(jié)點(diǎn)連接，所述第九晶體管的柵極與第二控制信號(hào)端連接以接收所述第二控制信號(hào)，所述第九晶體管的第二極與所述第一電源端連接以接收所述第一電源電壓，

所述第十晶體管的第一極與所述第二下拉節(jié)點(diǎn)連接，所述第十晶體管的柵極與所述上拉節(jié)點(diǎn)連接，所述第十晶體管的第二極與所述第一電源端連接以接收所述第一電源電壓，

所述第十一晶體管的第一極被配置為接收第四時(shí)鐘信號(hào)，所述第十一晶體管的柵極與所述第二控制信號(hào)端連接以接收所述第二控制信號(hào)，所述第十一晶體管的第二極與所述第二下拉節(jié)點(diǎn)連接。

5.根據(jù)權(quán)利要求1所述的移位寄存器，其中，所述輸出下拉電路包括第十二晶體管和第十三晶體管，

所述第十二晶體管的第一極與所述輸出端連接，所述第十二晶體管的柵極與所述第一下拉節(jié)點(diǎn)連接，所述第十二晶體管的第二極與所述第一電源端連接以接收所述第一電源電壓，

所述第十三晶體管的第一極與所述輸出端連接，所述第十三晶體管的柵極與所述第二下拉節(jié)點(diǎn)連接，所述第十三晶體管的第二極與所述第一電源端連接以接收所述第一電源電壓。