[發(fā)明專(zhuān)利]非易失性存儲(chǔ)設(shè)備

有效

• 申請(qǐng)?zhí)枺?/td>: 201710099063.0
• 申請(qǐng)日: 2017-02-23
• 公開(kāi)（公告）號(hào): CN107102817B
• 公開(kāi)（公告）日: 2021-10-22
• 發(fā)明（設(shè)計(jì)）人: 鄭鳳吉;金炯坤
• 申請(qǐng)（專(zhuān)利權(quán)）人: 三星電子株式會(huì)社
• 主分類(lèi)號(hào): G06F3/06
• 分類(lèi)號(hào): G06F3/06
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 錢(qián)大勇

1.一種非易失性存儲(chǔ)設(shè)備，包括：

非易失性存儲(chǔ)單元陣列，包括存儲(chǔ)單元，每個(gè)存儲(chǔ)單元存儲(chǔ)N位，N是大于或等于2的整數(shù)；

頁(yè)緩沖器電路，電連接至所述非易失性存儲(chǔ)單元陣列，所述頁(yè)緩沖器電路包括被配置為臨時(shí)存儲(chǔ)數(shù)據(jù)的至少N個(gè)鎖存器；

數(shù)據(jù)輸入/輸出電路，連接至所述頁(yè)緩沖器電路，并被配置為接收要編程的編程輸入數(shù)據(jù)，并將所述輸入數(shù)據(jù)提供至所述頁(yè)緩沖器電路；以及

控制邏輯，被配置為控制所述頁(yè)緩沖器電路并在從所述數(shù)據(jù)輸入/輸出電路接收編程單元的數(shù)據(jù)期間并且在完成所有輸入數(shù)據(jù)的接收之前初始化目標(biāo)鎖存器值，

其中，所述輸入數(shù)據(jù)被發(fā)送到具有所初始化的目標(biāo)鎖存器值的目標(biāo)鎖存器，發(fā)送到所述目標(biāo)鎖存器的輸入數(shù)據(jù)被編程到所述存儲(chǔ)器單元中的對(duì)應(yīng)的存儲(chǔ)器單元。

2.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)設(shè)備，還包括目標(biāo)鎖存管理器，所述目標(biāo)鎖存管理器被配置為在接收所有輸入數(shù)據(jù)之前，響應(yīng)于目標(biāo)鎖存命令來(lái)初始化所述目標(biāo)鎖存器的值。

3.根據(jù)權(quán)利要求2所述的非易失性存儲(chǔ)設(shè)備，其中，所述目標(biāo)鎖存管理器在接收所有輸入數(shù)據(jù)之后將所述輸入數(shù)據(jù)發(fā)送至所述目標(biāo)鎖存器。

4.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)設(shè)備，還包括目標(biāo)鎖存管理器，所述目標(biāo)鎖存管理器被配置為在接收所有輸入數(shù)據(jù)之前，參考對(duì)應(yīng)于所述輸入數(shù)據(jù)的列地址和行地址來(lái)初始化所述目標(biāo)鎖存器的值。

5.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)設(shè)備，其中，所述頁(yè)緩沖器電路還包括緩存鎖存器，所述緩存鎖存器響應(yīng)于編程命令并且在所述目標(biāo)鎖存器的值被初始化之前被初始化。

6.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)設(shè)備，其中，所述輸入數(shù)據(jù)是第一數(shù)據(jù)，并且所述目標(biāo)鎖存器是對(duì)應(yīng)于所述第一數(shù)據(jù)的第一鎖存器。

7.根據(jù)權(quán)利要求6所述的非易失性存儲(chǔ)設(shè)備，其中，所述第一數(shù)據(jù)是最低有效位(LSB)數(shù)據(jù)，并且所述第一鎖存器是LSB鎖存器。

8.根據(jù)權(quán)利要求6所述的非易失性存儲(chǔ)設(shè)備，其中，所述第一數(shù)據(jù)是中心有效位(CSB)數(shù)據(jù)，并且所述第一鎖存器是CSB鎖存器。

9.根據(jù)權(quán)利要求6所述的非易失性存儲(chǔ)設(shè)備，其中，所述第一數(shù)據(jù)是最高有效位(MSB)數(shù)據(jù)，并且所述第一鎖存器是MSB鎖存器。

10.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)設(shè)備，其中，所述編程單元的所有輸入數(shù)據(jù)構(gòu)成16千字節(jié)和單個(gè)頁(yè)單元。

11.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)設(shè)備，其中，當(dāng)提供了15.8千字節(jié)的輸入數(shù)據(jù)時(shí)，所述控制邏輯初始化所述目標(biāo)鎖存器的值。

12.根據(jù)權(quán)利要求1所述的非易失性存儲(chǔ)設(shè)備，其中，所述非易失性存儲(chǔ)單元陣列具有三維結(jié)構(gòu)，在所述三維結(jié)構(gòu)中所述存儲(chǔ)單元垂直地堆疊在襯底上。

13.一種非易失性存儲(chǔ)設(shè)備，包括：

存儲(chǔ)單元陣列，包括多個(gè)存儲(chǔ)單元；

頁(yè)緩沖器電路，臨時(shí)存儲(chǔ)從存儲(chǔ)控制器接收的數(shù)據(jù)，并將臨時(shí)存儲(chǔ)的數(shù)據(jù)傳送至所述存儲(chǔ)單元陣列，所述頁(yè)緩沖器電路包括緩存鎖存器、第一鎖存器和第二鎖存器；以及

控制電路，其控制所述存儲(chǔ)單元陣列和所述頁(yè)緩沖器電路的操作，其中，

在所述控制電路從所述存儲(chǔ)控制器接收第二編程命令的同時(shí)，所述控制電路控制所述頁(yè)緩沖器電路以將存儲(chǔ)在所述緩存鎖存器中的、對(duì)應(yīng)于從存儲(chǔ)控制器接收的第一編程命令的第一數(shù)據(jù)傳送至所述第一鎖存器，

其中，傳送到第一鎖存器的第一數(shù)據(jù)被編程到所述多個(gè)存儲(chǔ)器單元中的對(duì)應(yīng)的存儲(chǔ)器單元。

14.根據(jù)權(quán)利要求13所述的非易失性存儲(chǔ)設(shè)備，其中，所述第一編程命令識(shí)別所述第一鎖存器與第二鎖存器之間的第一鎖存器，以接收所述第一數(shù)據(jù)。