[發明專利]一種可控式電平位移電路

有效

• 申請號: 201710098096.3
• 申請日: 2017-02-23
• 公開（公告）號: CN106899289B
• 公開（公告）日: 2019-01-29
• 發明（設計）人: 方健;劉振國;張波;楊艦;王科竣;馮磊;陳智昕;雷一博
• 申請（專利權）人: 電子科技大學
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 葛啟函

本發明屬于集成電路技術領域，具體涉及一種可控式電平位移電路。相對于傳統的電平位移電路，本發明的方案實現了可控式的電平位移電路，即輸出高低電平同時可控。其中輸出高電平由電源電壓控制，輸出低電平由調制模塊輸出函數控制。從而克服了傳統的電平位移電路只能輸出為固定電平的缺陷。由此可以避免當供電電壓在較大的范圍內變化時，驅動下一級MOS管柵極時可能出現的柵極擊穿現象。另一方面，由于本發明提出的可控式電平位移電路的輸出可控，從而也實現了傳統的電平位移電路無法實現的下一級輸出信號的上升時間可控。以上兩方面使得本發明的方案克服了在采用傳統的電平位移電路時導致的對供電電壓變化范圍限制的缺陷。

技術領域

本發明屬于集成電路技術領域，涉及MOS柵極驅動電路，具體涉及一種可控式電平位移電路。

背景技術

在半導體電源芯片內部，輸出級一般都要求大電流或者大電壓，而其他部分(比如振蕩器)基于功耗的考慮一般都工作在低電壓或小電流模式下。所以，信號在低壓和高壓之間的轉換越來越重要。目前的解決方案一般都是通過傳統的電平位移電路(如圖1所示)，將低壓信號轉換成固定電平的高壓控制信號之后，再通過相應的驅動電路去驅動輸出MOS管的柵極。這種解決方案一般只適用于電源電壓VDD在較小范圍內變化的情況，當電源電壓VDD在較大的范圍內變化時，這種方案就可能會出現下一級MOS管柵極擊穿的危險。另一方面，當電源電壓VDD在較大的范圍內變化時，由于傳統的電平位移電路輸出的控制信號只能隨著VDD而被動的變化，使得下一級輸出信號的上升時間只能保持為定值，這會導致輸出信號的dv/dt也會隨著電源電壓的變化而在很大的范圍內發生變化。這些問題使得傳統的電平位移電路在電源電壓變化范圍較大的情況下面臨著巨大的挑戰。另一方面，當采用傳統的電平位移電路時，可能會大大的限制供電電壓的變化范圍。

發明內容

本發明的目的是為了解決當供電電壓在較大的范圍內變化時，無法直接采用傳統的電平位移電路來實現低壓控制信號和高壓控制信號之間的轉換，提出了一種輸出高低電平同時可控的可控式電平位移電路。

本發明的技術方案為：

一種可控式電平位移電路，包括調制模塊、電平位移模塊和輸出模塊，其特征在于，所述電平位移模塊由第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3構成；第一PMOS管MP1的源極接電源，其柵極接第二PMOS管MP2的漏極；第二PMOS管MP2的源極接電源，其柵極接第三PMOS管MP3的漏極；第三PMOS管MP3的源極接電源，其柵極接第二PMOS管MP2的漏極；第四PMOS管MP4的源極接第一PMOS管MP1的漏接，其柵極接調制模塊的輸出端；第五PMOS管MP5的源極接第二PMOS管MP2的漏極，其柵極接調制模塊的輸出端；第六PMOS管MP6的源極接第三PMOS管MP3的漏極，其柵極接調制模塊的輸出端；第一NMOS管MN1的漏接接第四PMOS管MP4的漏極，其柵極接外部低壓輸出信號的反相信號，其源極接地；第二NMOS管MN2的漏極接第五PMOS管MP5的漏極，其柵極接外部低壓輸出信號，其源極接地；第三NMOS管MN3的漏極接第六PMOS管MP6的漏極，其柵極接外部低壓輸出信號的反相信號，其源極接地；第四PMOS管源極與第一PMOS管漏極的連接點為電平位移模塊的輸出端；

所述的輸出模塊由第七PMOS管MP7、第四NMOS管MN4構成；第七PMOS管MP7的源極接電源，第七PMOS管MP7的柵極接電平位移模塊的輸出，第七PMOS管MP7的漏極接第四NMOS管MN4的漏極；第四NMOS管MN4漏極與第七PMOS管MP7漏極的連接點為輸出級模塊的輸出端，第四NMOS管MN4的柵極接外部輸入信號，第四NMOS管MN4的源極接地。