[發明專利]一種可控式電平位移電路

有效

• 申請號: 201710098096.3
• 申請日: 2017-02-23
• 公開（公告）號: CN106899289B
• 公開（公告）日: 2019-01-29
• 發明（設計）人: 方健;劉振國;張波;楊艦;王科竣;馮磊;陳智昕;雷一博
• 申請（專利權）人: 電子科技大學
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 葛啟函

1.一種可控式電平位移電路，包括調制模塊、電平位移模塊和輸出模塊，其特征在于，所述電平位移模塊由第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3構成；第一PMOS管MP1的源極接電源，其柵極接第二PMOS管MP2的漏極；第二PMOS管MP2的源極接電源，其柵極接第三PMOS管MP3的漏極；第三PMOS管MP3的源極接電源，其柵極接第二PMOS管MP2的漏極；第四PMOS管MP4的源極接第一PMOS管MP1的漏接，其柵極接調制模塊的輸出端；第五PMOS管MP5的源極接第二PMOS管MP2的漏極，其柵極接調制模塊的輸出端；第六PMOS管MP6的源極接第三PMOS管MP3的漏極，其柵極接調制模塊的輸出端；第一NMOS管MN1的漏接接第四PMOS管MP4的漏極，其柵極接外部低壓輸出信號的反相信號，其源極接地；第二NMOS管MN2的漏極接第五PMOS管MP5的漏極，其柵極接外部低壓輸出信號，其源極接地；第三NMOS管MN3的漏極接第六PMOS管MP6的漏極，其柵極接外部低壓輸出信號的反相信號，其源極接地；第四PMOS管源極與第一PMOS管漏極的連接點為電平位移模塊的輸出端；

所述調制模塊用于產生所需要的控制函數，其輸出為：

V_set＝k*VDD+V_cont0

k,V_cont0＝constant

當k＝0，調制模塊產生一個固定電壓V_cont0；當0<k<1時，調制電路產生一個與電源電壓VDD成正比的控制函數Vset；VDD為電源電壓，constant是常量系數；

所述的輸出模塊由第七PMOS管MP7、第四NMOS管MN4構成；第七PMOS管MP7的源極接電源，第七PMOS管MP7的柵極接電平位移模塊的輸出，第七PMOS管MP7的漏極接第四NMOS管MN4的漏極；第四NMOS管MN4漏極與第七PMOS管MP7漏極的連接點為輸出級模塊的輸出端，第四NMOS管MN4的柵極接外部輸入信號，第四NMOS管MN4的源極接地。