[發明專利]基于線路移位的金屬線布局

有效

• 申請號: 201710086042.5
• 申請日: 2017-02-17
• 公開（公告）號: CN107093576B
• 公開（公告）日: 2020-06-30
• 發明（設計）人: T·梅爾德;M·U·勒爾;T·赫爾曼;J·哈斯曼;M·A·邁耶;R·K·坤查
• 申請（專利權）人: 格羅方德半導體公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L27/02
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

本發明涉及基于線路移位的金屬線布局，其提供一種對半導體裝置進行后段制程(BEOL)處理的方法，包括針對該半導體裝置的金屬化層的金屬線提供布局，判定所提供布局中的半隔離金屬線，以及移位該受判定的半隔離金屬線的至少一部分。

技術領域

基本上，本發明是關于集成電路領域，并且尤指后段制程(BEOL)處理方面金屬線的形成。

背景技術

諸如CPU、儲存裝置、ASIC(特定應用集成電路)及類似的先進集成電路在制作時，需要根據已指定的電路布局(layout)，在給定芯片面積上形成大量電路組件。在各式各樣的電子電路中，場效應晶體管代表一種重要類型的電路組件，其實質決定此等集成電路的效能。大體上，目前經實踐用于形成場效應晶體管(FET)的制程技術有復數種，其中，針對許多類型的復雜電路系統而言，金屬氧化物半導體(MOS)技術鑒于運作速度及/或功率消耗及/或成本效益，由于特性優越，是目前最有前途的方法其中一者。于使用例如互補式MOS(CMOS)技術制作復雜集成電路期間，舉例來說，數百萬個N通道晶體管及/或P通道晶體管是在包括結晶半導體層的襯底上形成。

此半導體制造程序典型為包括兩個主要成份，即包括在半導體襯底上形成半導體裝置(晶體管等)的多層程序在內的前段制程(FEOL)、以及包括已形成半導體裝置后進行金屬化在內的后段制程(BEOL)。半導體裝置適當的電連接通過多個金屬化層來完成。各金屬化層由針對電氣完整性在一或多個介電層間合夾的金屬線網格所組成。事實上，制造程序涉及多個金屬化層。舉例來說，在形成銅基金屬化層方面，所謂的嵌入或鑲嵌技術目前生成金屬線及貫孔的較佳制造方法。為此，沉積并圖案化典型為低k介電質所構成的介電層，以便根據設計要求接收溝槽及貫孔。

晶圓上IC結構的形成通常是通過用于將掩模版(掩模，本文中互換使用這兩個詞匯)的圖案轉移至晶圓的光刻程序來促成。通過使光能通過配置成令所欲圖案在光阻層上成像的掩模，圖案可由布置于晶圓上的光阻層所形成。結果是，圖案轉移至光阻層。在光阻充分曝露的區域中，并且在顯影周期之后，光阻材料變為可溶而可遭受移除，以便選擇性曝露下面層件(例如：半導體層、金屬或含金屬層、介電層、硬掩模層等)。光阻層未曝露至閾值量的光能的部分將不會遭受移除，并且作用是要在晶圓進一步處理(例如，蝕刻此下面層件的已曝露部分、將離子植入晶圓等)期間保護此下面層件。之后，可將光阻層的剩余部分移除。可使用互補式負型阻劑程序作為所述正型阻劑程序的替代方案。

然而，至少從45nm節點開始，掩模上的最小特征尺寸已達到次波長尺寸。所以，曝照程序期間出現因光學繞射由能量強度的非均勻性所造成的所謂光學鄰近效應。因此，光學鄰近校正用于解決此光學鄰近效應所造成的圖案變形。因光刻程序聚焦及曝照變異而出現的光學鄰近效應使設計布局有部分以橋接、頸縮、線端縮短等形式產生熱點。由于形成熱點，印刷電路可能無法符合某些規格，從而降低生產良率。

為了減少光學鄰近效應所造成的圖案變形(熱點形成)，已運用光學鄰近校正(optical proximity correction；OPC)。OPC使用對光學鄰近效應的理解來校正待轉移到晶圓上的目標圖案的布局的程序。基本上，目前的OPC技術涉及執行計算機模擬，其取用具有所欲圖案相關信息的初始數據集，并且操縱此數據集以得出已校正數據集，嘗試補償上述考慮因素。接著，可根據此已校正數據集來施作掩模版(reticle)。形成的掩模版可包括新增至線端的“錘頭”或“襯線”，用以將其有效針對地錨定并且減少拉回。此外，可將完全獨立且非可分解輔助特征新增至掩模，此等特征用意在于修改近旁主要特征的空中影像以增強此主要特征的可打印性及制程允差。此類特征可提供的形式可為散射條。