[發明專利]PI型高頻高速傳輸用雙面銅箔基板及其制備方法

有效

• 申請號: 201710085366.7
• 申請日: 2017-02-17
• 公開（公告）號: CN108454192B
• 公開（公告）日: 2020-01-14
• 發明（設計）人: 杜伯賢;李韋志;李鶯;林志銘;李建輝
• 申請（專利權）人: 昆山雅森電子材料科技有限公司
• 主分類號: B32B15/08
• 分類號: B32B15/08;B32B27/28;B32B7/10;B32B37/12;B32B37/10;B32B37/06;B32B38/16;H05K1/03;H05K3/02
• 代理公司: 32312 蘇州周智專利代理事務所(特殊普通合伙)
• 代理人: 周雅卿

1.一種PI型高頻高速傳輸用雙面銅箔基板的制備方法，其特征在于：所述雙面銅箔基板包括

芯層(300)，所述芯層為聚酰亞胺膜；所述芯層具有相對的上、下表面；

極低介電膠層，所述極低介電膠層具有兩層且分別為上極低介電膠層(200)和下極低介電膠層(400)，所述上極低介電膠層形成于所述芯層的上表面，所述下極低介電膠層形成于所述芯層的下表面；

低輪廓銅箔層，所述低輪廓銅箔層包括第一低輪廓銅箔層(100)和第二低輪廓銅箔層(500)，所述第一低輪廓銅箔層形成于所述上極低介電膠層的上表面，且所述上極低介電膠層粘接所述芯層和所述第一低輪廓銅箔層，所述第二低輪廓銅箔層形成于所述下極低介電膠層的下表面，且所述下極低介電膠層粘接所述芯層和所述第二低輪廓銅箔層；

所述芯層的厚度為5-50μm；所述上極低介電膠層和所述下極低介電膠層的厚度皆為2-50μm；所述第一低輪廓銅箔層和所述第二低輪廓銅箔層的厚度皆為1-35μm；

所述制備方法包括下述步驟：

步驟一、將所述上極低介電膠層涂布于所述芯層的一面，并予以烘干,涂布烘箱溫度50-130℃；

步驟二、在所述上極低介電膠層的上表面壓合所述第一低輪廓銅箔層，壓合溫度50-130℃，壓合壓力1.0-3.0kgf，收卷熟化；

步驟三、將所述下極低介電膠層涂布于在所述芯層的另一面，并予以烘干，涂布烘箱溫度50-130℃；

步驟四、在所述下極低介電膠層的下表面壓合所述第二低輪廓銅箔層，壓合溫度50-130℃，壓合壓力1.0-3.0kgf，收卷熟化，即得成品；

所述雙面銅箔基板的吸水率為0.01-1.5％，且所述雙面銅箔基板的接著強度>0.7kgf/cm；

所述上極低介電膠層和所述下極低介電膠層皆包括燒結二氧化硅、鐵氟龍、氟系樹脂、磷系耐燃劑和聚酰亞胺系樹脂，且所述燒結二氧化硅、所述鐵氟龍、所述氟系樹脂和所述磷系耐燃劑的重量百分比之和為總固含量的8-50％，所述聚酰亞胺系樹脂含量的重量百分比為40％-90％；

且，所述燒結二氧化硅的重量百分比為總固含量的2-15％，所述鐵氟龍的重量百分比為總固含量的2-10％，所述氟系樹脂的重量百分比為總固含量的2-10％，所述磷系耐燃劑的重量百分比為總固含量的2-15％。

2.根據權利要求1所述的PI型高頻高速傳輸用雙面銅箔基板的制備方法，其特征在于：所述上極低介電膠層和所述下極低介電膠層的Dk值各自為2.2-3.0，且Df值各自為0.002-0.010。

3.根據權利要求1所述的PI型高頻高速傳輸用雙面銅箔基板的制備方法，其特征在于：每一所述低輪廓銅箔層的Rz值皆為0.4-1.0μm，且每一所述低輪廓銅箔層皆為壓延銅箔層或電解銅箔層。

4.根據權利要求1所述的PI型高頻高速傳輸用雙面銅箔基板的制備方法，其特征在于：所述雙面銅箔基板的吸水率為0.01-0.5％。

5.根據權利要求1所述的PI型高頻高速傳輸用雙面銅箔基板的制備方法，其特征在于：所述芯層的厚度為5-12.5μm；

所述上極低介電膠層和所述下極低介電膠層的厚度皆為10-50μm；

所述第一低輪廓銅箔層和所述第二低輪廓銅箔層的厚度皆為6-18μm。