[發明專利]一種增強半導體工藝中補值精確性的方法

在審

• 申請號: 201710079124.7
• 申請日: 2017-02-14
• 公開（公告）號: CN106783697A
• 公開（公告）日: 2017-05-31
• 發明（設計）人: 王立斌;曹秀亮;康軍;杜天倫
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L21/67
• 分類號: H01L21/67
• 代理公司: 上海思微知識產權代理事務所(普通合伙)31237
• 代理人: 屈蘅

技術領域

本發明涉及半導體制造領域，更具體地說，本發明涉及一種增強半導體工藝中補值精確性的方法。

背景技術

在半導體工藝中，某些工藝制程的工藝窗口特別狹小，所以采用在相關的工藝，基于前道制程的數據，進行補值(feedforward)。例如，邏輯產品中基于柵極的最小尺寸數據，在低摻雜漏極(LDD)的離子植入過程中增減離子注入量，來改善最終器件的性能。

而閃存以其便捷，存儲密度高，可靠性好等優點成為非揮發性存儲器中研究的熱點。從二十世紀八十年代第一個閃存產品問世以來，隨著技術的發展和各類電子產品對存儲的需求，閃存被廣泛用于手機，筆記本，掌上電腦和U盤等移動和通訊設備中。

閃存為一種非易變性存儲器，其運作原理是通過改變晶體管或存儲單元的臨界電壓來控制門極通道的開關以達到存儲數據的目的，使存儲在存儲器中的數據不會因電源中斷而消失，而閃存為電可擦除且可編程的只讀存儲器的一種特殊結構。如今閃存已經占據了非揮發性半導體存儲器的大部分市場份額，成為發展最快的非揮發性半導體存儲器。

一般而言，閃存為分柵結構或堆疊柵結構或兩種結構的組合。分柵式閃存由于其特殊的結構，相比堆疊柵閃存在編程和擦除的時候都體現出其獨特的性能優勢，因此分柵式結構由于具有高的編程效率，字線的結構可以避免“過擦除”等優點，應用尤為廣泛。具體地，分柵快閃存儲器(supper Flash)工藝中，基于隧穿氧化層(tun_OX)長膜的厚度，在后續的清洗步驟中，調節酸清洗的時間來調節隧穿氧化層長膜的最終厚度等等。

以上的調節都是基于前道制程量測的平均值。但是，量測過程中的異常點的數值計算在平均之中，這些異常值會影響后續工藝調節的檔位選擇，從而造成補值不準的情況。

由此，希望能夠提供一種能夠有效地防止或者減少補值不準的情況的技術方案。

發明內容

本發明所要解決的技術問題是針對現有技術中存在上述缺陷，提供一種能夠增強半導體工藝中補值精確性的方法，其中采用異常量測數據過濾等方法達到增強補值準確性的目的，從而提高工藝精準度，提高良率。

為了實現上述技術目的，根據本發明，提供了一種增強半導體工藝中補值精確性的方法，包括：

第一步驟：執行前道制程，并且獲取所述前道制程的數據；總的來說，獲取的所述前道制程的數據即前道量測數據；

第二步驟：從所述前道制程的數據中舍棄一個或者多個異常數據點；

第三步驟：利用舍棄一個或者多個異常數據點之后的前道制程數據計算平均值；

第四步驟：利用所述平均值作為后道制程補值的基礎。

優選地，在所述的增強半導體工藝中補值精確性的方法中，所述增強半導體工藝中補值精確性的方法用于分柵快閃存儲器制造工藝。當然，本發明顯然實際也可以應用到其他的具有向前反饋的工藝中。

優選地，在所述的增強半導體工藝中補值精確性的方法中，在第二步驟中，通過數據計算，從所述前道制程的數據中舍棄一個或者多個異常數據點。

優選地，在所述的增強半導體工藝中補值精確性的方法中，在第二步驟中，將相對于第一步驟獲取的所述前道制程的數據的平均值超出預定倍數標準方差的數據點作為異常數據點。

優選地，在所述的增強半導體工藝中補值精確性的方法中，在第二步驟中從獲取的所述前道制程的數據中直接去除相對于第一步驟獲取的所述前道制程的數據的平均值超出預定倍數標準方差的數據點。

優選地，在所述的增強半導體工藝中補值精確性的方法中，所述預定倍數介于2至2.5倍之間。

優選地，在所述的增強半導體工藝中補值精確性的方法中，在第二步驟中，將相對于第一步驟獲取的所述前道制程的數據的平均值超出2.5標準方差的數據點作為異常數據點。

優選地，在所述的增強半導體工藝中補值精確性的方法中，在第二步驟中從獲取的所述前道制程的數據中直接去除相對于第一步驟獲取的所述前道制程的數據的平均值超出2.5標準方差的數據點。

優選地，在所述的增強半導體工藝中補值精確性的方法中，在第二步驟中，將相對于第一步驟獲取的所述前道制程的數據的平均值超出2倍標準方差的數據點作為異常數據點。

優選地，在所述的增強半導體工藝中補值精確性的方法中，在第二步驟中從獲取的所述前道制程的數據中直接去除相對于第一步驟獲取的所述前道制程的數據的平均值超出2倍標準方差的數據點。