[發明專利]一種避免柵極多晶硅刻蝕凹痕缺陷的方法

有效

• 申請號: 201710078923.2
• 申請日: 2017-02-14
• 公開（公告）號: CN106653597B
• 公開（公告）日: 2019-09-17
• 發明（設計）人: 曹子貴
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L21/3213
• 分類號: H01L21/3213
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅

本發明提供了一種避免柵極多晶硅刻蝕凹痕缺陷的方法，包括：第一步驟：在多晶硅層上形成第一硬掩膜組分層，其中第一硬掩膜組分層是用于刻蝕多晶硅層的硬掩膜的一個組成部分，而且第一硬掩膜組分層具有第一厚度；第二步驟：在所述第一層上形成第二硬掩膜組分層，其中第二硬掩膜組分層是用于刻蝕多晶硅層的硬掩膜的另一個組成部分，而且第二硬掩膜組分層具有第二厚度，其中根據第一厚度來設置第二厚度。在根據本發明的避免柵極多晶硅刻蝕凹痕缺陷的方法中，通過根據多晶硅層上的硬掩膜中的氧化物層的厚度來動態調節多晶硅層上的硬掩膜中的第二層的厚度，可以在無需進行工藝操作改變的情況下有效地避免柵極多晶硅刻蝕凹痕缺陷。

技術領域

本發明涉及半導體制造領域，更具體地說，本發明涉及一種避免柵極多晶硅刻蝕凹痕缺陷的方法。

背景技術

在0.15工藝中，多晶硅刻蝕之后，有時候會在刻蝕后的多晶硅上發現凹痕缺陷。具體地說，根據現有技術的多晶硅刻蝕方法一般包括：光刻膠圖案形成步驟、硬掩膜圖案形成步驟以及多晶硅圖案形成步驟。

圖1示意性地示出了根據現有技術的多晶硅刻蝕方法的光刻膠圖案形成步驟的示意圖。如圖1所示，在多晶硅層10上依次形成氧化物層21、SION層22(氧化物層21和SION層22構成硬掩膜)和光刻膠層30，并且形成光刻膠的圖案。圖2示意性地示出了根據現有技術的多晶硅刻蝕方法的硬掩膜圖案形成步驟的示意圖。此后，如圖2所示，利用形成圖案的光刻膠層30來形成SION層22和氧化物層21的圖案。圖3示意性地示出了根據現有技術的多晶硅刻蝕方法的多晶硅圖案形成步驟的示意圖。如圖3所示，利用形成圖案的SION層22對多晶硅層10進行刻蝕，從而形成多晶硅圖案。

但是，如上所述，在某些情況下，會在刻蝕后的多晶硅上發現凹痕缺陷，這種缺陷會導致產品失效，降低成品率，造成浪費。具體地，圖4示意性地示出了根據現有技術的多晶硅刻蝕方法形成的多晶硅刻蝕凹痕40的示意圖。

由此，期望的是，能夠提供一種可以有效地避免柵極多晶硅刻蝕凹痕缺陷的方法。

發明內容

本發明所要解決的技術問題是針對現有技術中存在上述缺陷，提供一種能夠有效地避免柵極多晶硅刻蝕凹痕缺陷的方法。

為了實現上述技術目的，根據本發明，提供了一種避免柵極多晶硅刻蝕凹痕缺陷的方法，包括：

第一步驟：在多晶硅層上形成第一硬掩膜組分層，其中第一硬掩膜組分層是用于刻蝕多晶硅層的硬掩膜的一個組成部分，而且第一硬掩膜組分層具有第一厚度；

第二步驟：在所述第一層上形成第二硬掩膜組分層，其中第二硬掩膜組分層是用于刻蝕多晶硅層的硬掩膜的另一個組成部分，而且第二硬掩膜組分層具有第二厚度，其中根據第一厚度來設置第二厚度。

作為優選，在所述避免柵極多晶硅刻蝕凹痕缺陷的方法中，第一硬掩膜組分層是氧化硅層，第二硬掩膜組分層是SION層。

作為優選，在所述避免柵極多晶硅刻蝕凹痕缺陷的方法中，在第二步驟中，使得第一厚度和第二厚度的厚度之和等于預定數值。

作為優選，在所述避免柵極多晶硅刻蝕凹痕缺陷的方法中，在第二步驟中，在第一硬掩膜組分層的第一厚度小于20A的情況下，將第二硬掩膜組分層的第二厚度設置為350A。

作為優選，在所述避免柵極多晶硅刻蝕凹痕缺陷的方法中，在第二步驟中，在第一硬掩膜組分層的第一厚度大于20A且小于30A的情況下，將第二硬掩膜組分層的第二厚度設置為340A。

作為優選，在所述避免柵極多晶硅刻蝕凹痕缺陷的方法中，在第二步驟中，在第一硬掩膜組分層的第一厚度大于30A且小于40A的情況下，將第二硬掩膜組分層的第二厚度設置為330A。