[發明專利]一種數據發送和接收方法、裝置及系統

有效

• 申請號: 201710076073.2
• 申請日: 2017-02-10
• 公開（公告）號: CN106815173B
• 公開（公告）日: 2021-03-19
• 發明（設計）人: 林伯融
• 申請（專利權）人: 聯想（北京）有限公司
• 主分類號: G06F15/163
• 分類號: G06F15/163
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 周天宇

本發明提供了一種數據發送和接收方法、裝置及系統，數據發送方法用于第一處理器，方法包括：將待發送數據的數字信號轉換為模擬信號；采用第一處理器和第二處理器之間時鐘信號的信號通路，將該模擬信號發送至第二處理器。

技術領域

本發明總體上涉及一種數據發送和接收方法、裝置及系統，具體地涉及電子設備中處理器間的數據發送和接收方法、裝置及系統。

背景技術

越來越多的電子設備采用多處理器協同工作以提高電子設備的性能，現有的電子設備中處理器之間一般采用集成電路總線(I²C)進行數據傳輸，I²C總線有兩根信號線，即數據線SDA和時鐘線SCL，為了承載這兩根信號線，要求處理器之間需要采用兩根承載端子(例如，彈簧式連接器)來分別實現信號通路。然而，過多的承載端子顯然影響了電子設備的體積，另一方便，系統需要對每個承載端子進行ID分配，并根據ID進行數據線SDA和時鐘線SCL控制，更多的ID需要耗費系統更多的處理資源。

發明內容

本發明一方面提供一種數據發送方法，用于第一處理器，方法包括：將待發送數據的數字信號轉換為模擬信號；采用第一處理器和第二處理器之間時鐘信號的信號通路，將該模擬信號發送至第二處理器。

優選地，模擬信號的一個周期表示待發送數據的一位，通過一個周期內的占空比來表示一位數據的值。

優選地，第一處理器和第二處理器分別處于同一電子設備的第一部分和第二部分，所述第一部分和第二部分通過至少一個承載端子導通，其中一個承載端子用于實現時鐘信號的信號通路。

本發明另一方面還提供一種數據接收方法，用于第二處理器，方法包括：

采用第二處理器和第一處理器之間時鐘信號的信號通路，接收第一處理器發送的模擬信號；

將模擬信號轉換為數字信號，得到接收的數據。

優選地，模擬信號的一個周期表示待發送數據的一位，通過一個周期內的占空比來表示一位數據的值。

優選地，第一處理器和第二處理器分別處于同一電子設備的第一部分和第二部分，所述第一部分和第二部分通過至少一個承載端子導通，其中一個承載端子用于實現所述時鐘信號的信號通路。

本發明另一方面還提供一種電子設備，包括：

第一處理器；

第二處理器；

存儲器，存儲有機器可執行指令，指令在被第一處理器執行時，使得第一處理器執行以下操作：

將待發送數據的數字信號轉換為模擬信號；

采用所述第一處理器和第二處理器之間時鐘信號的信號通路，將該模擬信號發送至第二處理器。

本發明另一方面還提供一種電子設備，包括：

第一處理器；

第二處理器；

存儲器，存儲有機器可執行指令，所述指令在被第二處理器執行時，使得第二處理器執行以下操作：

采用第二處理器和第一處理器之間時鐘信號的信號通路，接收第一處理器發送的模擬信號；

將模擬信號轉換為數字信號，得到接收的數據。

本發明另一方面還提供一種數據發送系統，用于第一處理器，系統包括：

信號轉換模塊，用于將待發送數據的數字信號轉換為模擬信號；

信號發送模塊，用于采用第一處理器和第二處理器之間時鐘信號的信號通路，將該模擬信號發送至第二處理器。