[發(fā)明專利]一種數據發(fā)送和接收方法、裝置及系統(tǒng)有效
| 申請?zhí)枺?/td> | 201710076073.2 | 申請日： | 2017-02-10 |
| 公開（公告）號： | CN106815173B | 公開（公告）日： | 2021-03-19 |
| 發(fā)明（設計）人： | 林伯融 | 申請（專利權）人： | 聯想（北京）有限公司 |
| 主分類號： | G06F15/163 | 分類號： | G06F15/163 |
| 代理公司： | 中科專利商標代理有限責任公司 11021 | 代理人： | 周天宇 |
| 地址： | 100085 北京市*** | 國省代碼： | 北京;11 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 數據 發(fā)送 接收 方法 裝置 系統(tǒng) | ||
1.一種數據發(fā)送方法，用于第一處理器，所述方法包括：
采用所述第一處理器和第二處理器之間時鐘信號的信號通路，接收所述第二處理器發(fā)送的第一時鐘信號，以與所述第二處理器同步；
將待發(fā)送數據的數字信號轉換為模擬信號；
采用所述第一處理器和第二處理器之間時鐘信號的信號通路，將該模擬信號發(fā)送至所述第二處理器；
其中，所述時鐘信號的信號通路通過所述第一處理器和第二處理器之間的一個承載端子實現。
2.根據權利要求1所述的數據發(fā)送方法，其中，所述模擬信號的一個周期表示所述待發(fā)送數據的一位，通過一個周期內的占空比來表示一位數據的值。
3.根據權利要求1所述的數據發(fā)送方法，其中，所述第一處理器和第二處理器分別處于同一電子設備的第一部分和第二部分，所述第一部分和第二部分通過至少一個承載端子導通。
4.一種數據接收方法，用于第二處理器，所述方法包括：
采用所述第二處理器和第一處理器之間時鐘信號的信號通路，將第一時鐘信號發(fā)送至所述第一處理器，以對所述第一處理器進行同步；
采用所述第二處理器和第一處理器之間時鐘信號的信號通路，接收所述第一處理器發(fā)送的模擬信號；
將所述模擬信號轉換為數字信號，得到接收的數據；
其中，所述時鐘信號的信號通路通過所述第二處理器和第一處理器之間的一個承載端子實現。
5.根據權利要求4所述的數據接收方法，其中，所述模擬信號的一個周期表示待發(fā)送數據的一位，通過一個周期內的占空比來表示一位數據的值。
6.根據權利要求4所述的數據接收方法，其中，所述第一處理器和第二處理器分別處于同一電子設備的第一部分和第二部分，所述第一部分和第二部分通過至少一個承載端子導通。
7.一種電子設備，包括：
第一處理器；
第二處理器；
存儲器，存儲有機器可執(zhí)行指令，所述指令在被所述第一處理器執(zhí)行時，使得第一處理器執(zhí)行以下操作：
采用所述第一處理器和第二處理器之間時鐘信號的信號通路，接收所述第二處理器發(fā)送的第一時鐘信號，以與所述第二處理器同步；
將待發(fā)送數據的數字信號轉換為模擬信號；
采用所述第一處理器和第二處理器之間時鐘信號的信號通路，將該模擬信號發(fā)送至所述第二處理器；
其中，所述時鐘信號的信號通路通過所述第一處理器和第二處理器之間的一個承載端子實現。
8.一種電子設備，包括：
第一處理器；
第二處理器；
存儲器，存儲有機器可執(zhí)行指令，所述指令在被所述第二處理器執(zhí)行時，使得第二處理器執(zhí)行以下操作：
采用所述第二處理器和第一處理器之間時鐘信號的信號通路，將第一時鐘信號發(fā)送至所述第一處理器，以對所述第一處理器進行同步；
采用所述第二處理器和第一處理器之間時鐘信號的信號通路，接收所述第一處理器發(fā)送的模擬信號；
將所述模擬信號轉換為數字信號，得到接收的數據；
其中，所述時鐘信號的信號通路通過所述第二處理器和第一處理器之間的一個承載端子實現。
9.一種數據發(fā)送系統(tǒng)，用于第一處理器，所述系統(tǒng)包括：
信號接收模塊，用于采用所述第一處理器和第二處理器之間時鐘信號的信號通路，接收所述第二處理器發(fā)送的第一時鐘信號，以與所述第二處理器同步；
信號轉換模塊，用于將待發(fā)送數據的數字信號轉換為模擬信號；
信號發(fā)送模塊，用于采用所述第一處理器和第二處理器之間時鐘信號的信號通路，將該模擬信號發(fā)送至所述第二處理器；
其中，所述時鐘信號的信號通路通過所述第一處理器和第二處理器之間的一個承載端子實現。
10.一種數據接收系統(tǒng)，用于第二處理器，所述系統(tǒng)包括：
信號發(fā)送模塊，用于采用所述第二處理器和第一處理器之間時鐘信號的信號通路，將第一時鐘信號發(fā)送至所述第一處理器，以對所述第一處理器進行同步；
信號接收模塊，用于采用所述第二處理器和第一處理器之間時鐘信號的信號通路，接收所述第一處理器發(fā)送的模擬信號；
信號轉換模塊，用于將所述模擬信號轉換為數字信號，得到接收的數據；
其中，所述時鐘信號的信號通路通過所述第二處理器和第一處理器之間的一個承載端子實現。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于聯想（北京）有限公司，未經聯想（北京）有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201710076073.2/1.html，轉載請聲明來源鉆瓜專利網。
- 數據顯示系統(tǒng)、數據中繼設備、數據中繼方法、數據系統(tǒng)、接收設備和數據讀取方法
- 數據記錄方法、數據記錄裝置、數據記錄媒體、數據重播方法和數據重播裝置
- 數據發(fā)送方法、數據發(fā)送系統(tǒng)、數據發(fā)送裝置以及數據結構
- 數據顯示系統(tǒng)、數據中繼設備、數據中繼方法及數據系統(tǒng)
- 數據嵌入裝置、數據嵌入方法、數據提取裝置及數據提取方法
- 數據管理裝置、數據編輯裝置、數據閱覽裝置、數據管理方法、數據編輯方法以及數據閱覽方法
- 數據發(fā)送和數據接收設備、數據發(fā)送和數據接收方法
- 數據發(fā)送裝置、數據接收裝置、數據收發(fā)系統(tǒng)、數據發(fā)送方法、數據接收方法和數據收發(fā)方法
- 數據發(fā)送方法、數據再現方法、數據發(fā)送裝置及數據再現裝置
- 數據發(fā)送方法、數據再現方法、數據發(fā)送裝置及數據再現裝置
