[發(fā)明專利]一種集成電路設(shè)計方法

在審

• 申請?zhí)枺?/td>: 201710075416.3
• 申請日: 2017-02-13
• 公開（公告）號: CN106847806A
• 公開（公告）日: 2017-06-13
• 發(fā)明（設(shè)計）人: 郭陽;陳書明;劉祥遠(yuǎn);劉浩;李振濤;孫永節(jié);陳躍躍;胡春媚;劉必慰;池雅慶;陳建軍
• 申請（專利權(quán)）人: 中國人民解放軍國防科學(xué)技術(shù)大學(xué)
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 北京匯思誠業(yè)知識產(chǎn)權(quán)代理有限公司11444
• 代理人: 王剛,龔敏

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路技術(shù)領(lǐng)域，尤其涉及一種集成電路設(shè)計方法。

背景技術(shù)

大部分集成電路的內(nèi)部都可以分為兩個主要區(qū)域：內(nèi)核區(qū)域和IO(輸入/輸出)區(qū)域，其中IO區(qū)域給集成電路的內(nèi)核區(qū)域和外部電路提供了電氣接口。

現(xiàn)今大部分集成電路都是通過EDA(Electronic Design Automation，電子設(shè)計自動化)軟件，采用模塊化的電路描述庫進(jìn)行設(shè)計的。這些模塊化的電路描述通常包含邏輯描述和物理描述。集成電路的內(nèi)核區(qū)域可以包含各種各樣的邏輯、存儲或者處理器模塊，這些模塊一部分還可能使用的是IP(Intellectual Property，知識產(chǎn)權(quán))核，或者是通過全定制設(shè)計的，因而內(nèi)核區(qū)域的數(shù)字和模擬電路功能十分多樣。然而在集成電路的IO區(qū)域，各模塊的功能更加趨于相同，因而有一系列的IO單元成為標(biāo)準(zhǔn)庫，并且被應(yīng)用于許多不同的集成電路設(shè)計中。因此，集成電路設(shè)計的一個特點(diǎn)是在大多集成電路的某些部分，特別是IO區(qū)域使用現(xiàn)有的庫單元和標(biāo)準(zhǔn)設(shè)計流程進(jìn)行設(shè)計，且常用的庫單元都可以從供應(yīng)商處獲取。

IO區(qū)域經(jīng)常被稱為IO環(huán)，因為它包含許多側(cè)面相連的IO單元，形成了一個連續(xù)的矩形環(huán)，圍在內(nèi)核區(qū)域的周圍。這種IO單元的側(cè)面連接成IO環(huán)的方式可以對IO單元和內(nèi)核的電源進(jìn)行有效的分配，同時減小噪聲并加強(qiáng)ESD(Electro-Static discharge，靜電釋放)保護(hù)。IO單元內(nèi)部一般同時包含高供電電壓的外部信號和低供電電壓的核內(nèi)信號之間的接口電路。IO單元通常被連接到鍵合焊盤上，然后鍵合焊盤再通過鍵合線連接到芯片封裝的管腳，或者直接連接到與封裝相連的焊盤上。

倒裝芯片是半導(dǎo)體集成電路封裝技術(shù)的一種，它利用重布線層將相應(yīng)的IO單元與位于芯片上面的焊盤連接起來，具有非常靈活的IO單元擺放方式，和更小的寄生效應(yīng)，因而可以達(dá)到很高的性能。與傳統(tǒng)引線鍵合工藝相比倒裝芯片具有許多明顯的優(yōu)點(diǎn)，包括：優(yōu)越的電學(xué)和熱學(xué)性能，高IO引腳數(shù)目，封裝尺寸減小等。

集成電路的成本隨著集成電路的面積而增加，因此人們對于減小集成電路的面積有非常強(qiáng)烈的動機(jī)。大部分集成電路的面積由IO環(huán)包圍的面積或者內(nèi)核區(qū)域的面積確定，當(dāng)IO環(huán)圍城的區(qū)域面積(與IO單元的數(shù)目和大小有關(guān))超過了內(nèi)核區(qū)域面積時，芯片就被認(rèn)為是輸入/輸出引腳限制IO limited或者焊盤限制pad limited的。在這種情況下芯片會浪費(fèi)部分核內(nèi)面積。而當(dāng)芯片核內(nèi)面積大于IO環(huán)的所圍區(qū)域面積時，芯片就被認(rèn)為是內(nèi)核限制core limited的。在這種情況下，IO環(huán)需要被擴(kuò)大后圍繞在內(nèi)核區(qū)域四周，而這種情況下會增加IO環(huán)占用的面積。

為了提高芯片的利用率，在IO limited的設(shè)計中，可以考慮采用雙環(huán)結(jié)構(gòu)的IO擺放方式。采用IO環(huán)雙環(huán)需考慮的問題主要有：外環(huán)信號與核內(nèi)信號的布線通道預(yù)留，內(nèi)外環(huán)之間電源的連接以及IO與焊盤的連接問題。

現(xiàn)有技術(shù)中關(guān)于IO雙環(huán)或IO區(qū)域的技術(shù)有(1)采用IO雙環(huán)結(jié)構(gòu)，其內(nèi)側(cè)的IO環(huán)為了給外側(cè)的IO環(huán)預(yù)留走線通道，使得內(nèi)側(cè)IO環(huán)上的單元是分離的，需手動連接來形成完整的電源環(huán)結(jié)構(gòu)，并且采用的是引線鍵合式的封裝，只適合IO數(shù)目較少的設(shè)計；(2)采用一種多IO區(qū)域的IO擺放方式支持大量的IO單元，但是由于單元是分離的，沒有采用IO環(huán)所帶來的優(yōu)勢；(3)采用IO雙環(huán)結(jié)構(gòu)設(shè)計方式，但是沒有提出給外側(cè)IO預(yù)留走線通道，需要進(jìn)行大量的手動連線工作，且采用的是引線鍵合式封裝，只適合IO數(shù)目較少的設(shè)計；(4)采用一種具有多個IO區(qū)域的集成電路，通過在原有IO庫的基礎(chǔ)上添加新的IO單元實(shí)現(xiàn)將外部IO信號通過內(nèi)部IO環(huán)傳遞到芯片核內(nèi)，并且實(shí)現(xiàn)了內(nèi)外兩個IO環(huán)的電源的連接，但是沒有給出采用倒裝芯片封裝是IO與焊盤的具體連接方式，且引入了大量的新單元，增加了設(shè)計的難度；(5)采用一種IO雙環(huán)的集成電路設(shè)計方式，但是其電平轉(zhuǎn)換電路與IO單元分離，需設(shè)計新的電平轉(zhuǎn)換單元，無法直接采用現(xiàn)有的IO庫，增加了設(shè)計的復(fù)雜度。

由上述可知，現(xiàn)有技術(shù)中關(guān)于IO區(qū)域或IO雙環(huán)的技術(shù)都不能解決芯片利用率低這一問題，因此，現(xiàn)有技術(shù)都不能解決提高芯片利用率的問題。

發(fā)明內(nèi)容

本發(fā)明的目的在于解決現(xiàn)有技術(shù)中芯片利用率低的問題。為解決上述問題，本發(fā)明實(shí)施例提供了一種集成電路設(shè)計方法，使用該設(shè)計方法解決現(xiàn)有技術(shù)中集成電路芯片利用率低的問題。

有鑒于此，本發(fā)明提供一種集成電路設(shè)計方法，可包括：