[發(fā)明專利]SRAM存儲器及其形成方法有效
| 申請?zhí)枺?/td> | 201710074019.4 | 申請日: | 2017-02-10 |
| 公開(公告)號: | CN108417537B | 公開(公告)日: | 2021-09-07 |
| 發(fā)明(設(shè)計)人: | 甘正浩;馮軍宏 | 申請(專利權(quán))人: | 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司 |
| 主分類號: | H01L21/8244 | 分類號: | H01L21/8244;H01L27/11 |
| 代理公司: | 北京集佳知識產(chǎn)權(quán)代理有限公司 11227 | 代理人: | 徐文欣;吳敏 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | sram 存儲器 及其 形成 方法 | ||
一種SRAM存儲器及其形成方法,其中方法包括:提供基底;形成傳輸晶體管,形成所述傳輸晶體管的方法包括:在所述基底上形成傳輸柵極結(jié)構(gòu),傳輸柵極結(jié)構(gòu)底部的基底中具有溝道區(qū),所述傳輸柵極結(jié)構(gòu)具有相對的第一側(cè)和第二側(cè);在所述傳輸柵極結(jié)構(gòu)第一側(cè)的基底中形成第一外延層,第一外延層對溝道區(qū)產(chǎn)生應(yīng)力,第一外延層的邊緣至傳輸柵極結(jié)構(gòu)的邊緣的最小距離為第一距離;在所述傳輸柵極結(jié)構(gòu)第二側(cè)的基底中形成第二外延層,第二外延層對溝道區(qū)產(chǎn)生應(yīng)力,第二外延層和第一外延層的材料相同,第二外延層的邊緣至傳輸柵極結(jié)構(gòu)的邊緣的最小距離為第二距離,所述第二距離大于第一距離。所述方法能夠提高SRAM存儲器的電學(xué)性能。
技術(shù)領(lǐng)域
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域,尤其涉及一種SRAM存儲器及其形成方法。
背景技術(shù)
隨著半導(dǎo)體技術(shù)的不斷發(fā)展,存儲器呈現(xiàn)出高集成度、快速、低功耗的發(fā)展趨勢。
從功能上將存儲器分為隨機存儲器(RAM,Random Access Memory)和只讀存儲器(ROM,Read Only Memory)。隨機存儲器工作時,可以隨時從任何一個指定的地址讀出數(shù)據(jù),也可以隨時將數(shù)據(jù)寫入任何一個指定的存儲單元。隨機存儲器的讀寫操作方便,使用靈活。
隨機存儲器可以分為靜態(tài)隨機存儲器(SRAM)和動態(tài)隨機存儲器(DRAM)。其中,靜態(tài)隨機存儲器利用帶有正反饋的觸發(fā)器來實現(xiàn)存儲數(shù)據(jù),主要依靠持續(xù)的供電來保持數(shù)據(jù)的完整性。靜態(tài)隨機存儲器在使用過程中不需要刷新。靜態(tài)隨機存儲器已被廣泛應(yīng)用在計算機的高速緩存和頻繁的數(shù)據(jù)處理中。
然而,現(xiàn)有技術(shù)中靜態(tài)隨機存儲器的性能較差。
發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種SRAM存儲器及其形成方法,以提高SRAM存儲器的電學(xué)性能。
為解決上述問題,本發(fā)明提供一種SRAM存儲器的形成方法,包括:提供基底;形成傳輸晶體管,形成所述傳輸晶體管的方法包括:在所述基底上形成傳輸柵極結(jié)構(gòu),傳輸柵極結(jié)構(gòu)底部的基底中具有溝道區(qū),所述傳輸柵極結(jié)構(gòu)具有相對的第一側(cè)和第二側(cè);在所述傳輸柵極結(jié)構(gòu)第一側(cè)的基底中形成第一外延層,第一外延層對溝道區(qū)產(chǎn)生應(yīng)力,第一外延層的邊緣至傳輸柵極結(jié)構(gòu)的邊緣的最小距離為第一距離;在所述傳輸柵極結(jié)構(gòu)第二側(cè)的基底中形成第二外延層,第二外延層對溝道區(qū)產(chǎn)生應(yīng)力,第二外延層和第一外延層的材料相同,第二外延層的邊緣至傳輸柵極結(jié)構(gòu)的邊緣的最小距離為第二距離,所述第二距離大于第一距離。
可選的,當所述傳輸晶體管的類型為N型時,所述第一外延層和所述第二外延層對溝道區(qū)產(chǎn)生拉應(yīng)力。
可選的,所述第一外延層和所述第二外延層的材料為摻磷的硅或者碳硅。
可選的,當所述傳輸晶體管的類型為P型時,所述第一外延層和所述第二外延層對溝道區(qū)產(chǎn)生壓應(yīng)力。
可選的,所述第一外延層和所述第二外延層的材料包括鍺硅。
可選的,所述第二距離與所述第一距離的差值為1納米~3納米。
可選的,形成所述第一外延層的方法包括:在所述傳輸柵極結(jié)構(gòu)第一側(cè)的基底中形成第一凹槽;采用第一外延生長工藝在第一凹槽中外延生長第一外延材料層,形成第一外延層;形成所述第二外延層的方法包括:在所述傳輸柵極結(jié)構(gòu)第二側(cè)的基底中形成第二凹槽;采用第二外延生長工藝在第二凹槽中外延生長第二外延材料層,形成第二外延層。
可選的,形成所述第一凹槽和第二凹槽后,進行所述第一外延生長工藝和第二外延生長工藝;所述第一外延生長工藝和所述第二外延生長工藝采用同一工藝。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司,未經(jīng)中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201710074019.4/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





