[發明專利]半導體裝置及其制造方法

有效

• 申請號: 201710073374.X
• 申請日: 2017-02-10
• 公開（公告）號: CN107170745B
• 公開（公告）日: 2020-09-29
• 發明（設計）人: 藤木潤;荒井伸也
• 申請（專利權）人: 東芝存儲器株式會社
• 主分類號: H01L27/11551
• 分類號: H01L27/11551;H01L27/11578
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 張世俊

本發明涉及一種半導體裝置及其制造方法。實施方式的半導體裝置包含第1半導體區域、積層體、多個柱狀部、壁狀的多個第1絕緣部及柱狀的多個第2絕緣部。積層體設置在第1半導體區域上且包含交替地積層的多個絕緣體與多個電極層。柱狀部設置在積層體內且沿積層體的積層方向延伸并包含半導體主體與電荷蓄積膜，半導體主體與第1半導體區域相接。第1絕緣部設置在積層體內并沿積層方向及與積層方向交叉的第1方向延伸且與第1半導體區域相接。第2絕緣部設置在積層體內且沿積層方向延伸并與第1半導體區域相接。第2絕緣部的沿著與第1方向在平面內交叉的第2方向的寬度比第1絕緣部的沿著第2方向的寬度寬。第2絕緣部俯視觀察時配置成錯位格子狀。

相關申請

本申請享有以美國臨時專利申請62/304,983號(申請日：2016年3月8日)及美國專利申請15/258,220號(申請日：2016年9月7日)為基礎申請的優先權。本申請通過參照該基礎申請而包含基礎申請的全部內容。

技術領域

實施方式涉及一種半導體裝置及其制造方法。

背景技術

提出有一種三維構造的存儲設備，它是在多個電極層積層而成的積層體形成存儲孔，并在該存儲孔內沿積層體的積層方向延伸地設置著電荷蓄積膜與半導體膜。存儲設備在漏極側選擇晶體管與源極側選擇晶體管之間具有串聯連接的多個存儲單元。存儲單元的漏極經由漏極側選擇晶體管電連接于位線。存儲單元的源極經由源極側選擇晶體管電連接于源極線。一般地，在積層體的內部形成狹縫，將源極線設置在該狹縫內。但是，如果將源極線設置在狹縫內，那么狹縫的寬度會變寬。因此，妨礙了存儲單元陣列的平面尺寸縮小。期望存儲單元陣列的平面尺寸縮小。

發明內容

實施方式提供一種能夠使存儲單元陣列的平面尺寸縮小的半導體裝置及其制造方法。

實施方式的半導體裝置包含第1導電型的第1半導體區域、積層體、多個柱狀部、壁狀的多個第1絕緣部及柱狀的多個第2絕緣部。積層體設置在第1半導體區域上。積層體包含交替地積層的多個絕緣體與多個電極層。柱狀部設置在積層體內。柱狀部沿積層體的積層方向延伸，柱狀部包含半導體主體與電荷蓄積膜，半導體主體與第1半導體區域相接。電荷蓄積膜包含電荷蓄積部。第1絕緣部設置在積層體內。第1絕緣部沿積層方向及與積層方向交叉的第1方向延伸，第1絕緣部與第1半導體區域相接。第2絕緣部設置在積層體內。第2絕緣部沿積層方向延伸。第2絕緣部與第1半導體區域相接。第2絕緣部的沿著與第1方向在平面內交叉的第2方向的寬度比第1絕緣部的沿著第2方向的寬度寬。第2絕緣部俯視觀察時配置成錯位格子狀。

附圖說明

圖1是第1實施方式的半導體裝置的存儲單元陣列的示意立體圖。

圖2是第1實施方式的半導體裝置的存儲單元陣列的示意俯視圖。

圖3是沿著圖2中的III-III線的剖視圖。

圖4是放大表示柱狀部的示意剖視圖。

圖5是表示第1接觸孔的配置例的示意俯視圖。

圖6及圖7是將參考例與實施方式進行比較而表示的示意俯視圖。

圖8是表示第2實施方式的第1接觸孔的配置例的示意俯視圖。

圖9是第2實施方式的半導體裝置的存儲單元陣列的剖視圖。

圖10是表示第3實施方式的第1接觸孔的配置例的示意俯視圖。

圖11是表示第4實施方式的第1接觸孔的平面形狀的示意俯視圖。

圖12～圖14是放大表示第1接觸孔的示意俯視圖。

圖15是表示第5實施方式的第1接觸孔的平面形狀的示意俯視圖。

圖16是表示第6實施方式的第1接觸孔的平面形狀的示意俯視圖。