[發(fā)明專利]一種半導(dǎo)體器件的制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201710072369.7
• 申請(qǐng)日: 2017-02-09
• 公開(kāi)（公告）號(hào): CN108417526B
• 公開(kāi)（公告）日: 2020-11-03
• 發(fā)明（設(shè)計(jì)）人: 鄭二虎
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造（上海）有限公司;中芯國(guó)際集成電路制造（北京）有限公司
• 主分類號(hào): H01L21/768
• 分類號(hào): H01L21/768;H01L27/11517
• 代理公司: 北京市磐華律師事務(wù)所 11336
• 代理人: 董巍;高偉

本發(fā)明提供一種半導(dǎo)體器件的制造方法，所述方法包括以下步驟：提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底上形成多個(gè)柵極疊層結(jié)構(gòu)；在所述半導(dǎo)體襯底和柵極疊層結(jié)構(gòu)上形成層間介電層；采用干法刻蝕工藝刻蝕所述層間介電層，以在所述柵極疊層結(jié)構(gòu)之間形成接觸孔，在所述干法刻蝕中刻蝕室內(nèi)的壓力隨時(shí)間的變化而變化。采用本發(fā)明的方法，通過(guò)調(diào)節(jié)刻蝕參數(shù)中壓力的變化，獲得理想的刻蝕選擇性，在高選擇性和避免刻蝕停止之間找到合理的均衡方案，避免了現(xiàn)有技術(shù)中的刻蝕選擇性難以控制的問(wèn)題。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言涉及一種半導(dǎo)體器件的制造方法。

背景技術(shù)

在半導(dǎo)體技術(shù)領(lǐng)域中，隨著半導(dǎo)體技術(shù)工藝節(jié)點(diǎn)的不斷縮小，接觸孔的尺寸變得越來(lái)越小。通常，對(duì)于普通器件而言，當(dāng)采用28nm以下工藝節(jié)點(diǎn)的技術(shù)時(shí)需要采用自對(duì)準(zhǔn)接觸孔(self-aligned contact，SAC)技術(shù)；例如，隨著互補(bǔ)金屬氧化物半導(dǎo)體(Complementary Metal Oxide Semiconductor，CMOS)被縮小到20nm或更小的節(jié)點(diǎn)，需要采用自對(duì)準(zhǔn)技術(shù)形成互連結(jié)構(gòu)(接觸孔或通孔)；而對(duì)于Nor型閃存(Nor Flash)，當(dāng)采用45nm以下工藝節(jié)點(diǎn)的技術(shù)時(shí)就需要采用自對(duì)準(zhǔn)接觸孔技術(shù)。

對(duì)于具有超薄TiN硬掩模、關(guān)鍵間距在90nm及以上的互連結(jié)構(gòu)，現(xiàn)有技術(shù)的自對(duì)準(zhǔn)通孔蝕刻工藝可以增加產(chǎn)品的產(chǎn)量和可靠性。而對(duì)于細(xì)間距的互連結(jié)構(gòu)，自對(duì)準(zhǔn)方案雖可用于克服光刻中的對(duì)準(zhǔn)限制，但需要高選擇性，選擇性太低會(huì)導(dǎo)致嚴(yán)重的間隙壁損傷，并造成接觸孔與柵極短路；而太高的選擇性又將導(dǎo)致蝕刻停止，造成接觸孔開(kāi)路。由于Nor型閃存與其他邏輯器件相比，在形成接觸孔時(shí)需要更高的深寬比，并且過(guò)孔和溝槽結(jié)構(gòu)需要在接觸孔刻蝕的步驟中同時(shí)形成，因此，對(duì)于Nor型閃存而言，更容易出現(xiàn)接觸孔開(kāi)路以及接觸孔與柵極短路的問(wèn)題。由于刻蝕工藝的刻蝕選擇比往往很難控制，因此常常會(huì)導(dǎo)致接觸孔的良率比較低，最終導(dǎo)致整個(gè)半導(dǎo)體器件的良率很低。

本發(fā)明的目的在于提供一種半導(dǎo)體器件的制造方法，以解決上述技術(shù)問(wèn)題。

發(fā)明內(nèi)容

在發(fā)明內(nèi)容部分中引入了一系列簡(jiǎn)化形式的概念，這將在具體實(shí)施方式部分中進(jìn)一步詳細(xì)說(shuō)明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。

針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提供一種半導(dǎo)體器件的制造方法，所述方法包括：提供半導(dǎo)體襯底；在所述半導(dǎo)體襯底上形成多個(gè)柵極疊層結(jié)構(gòu)；在所述半導(dǎo)體襯底和柵極疊層結(jié)構(gòu)上形成層間介電層；采用干法刻蝕工藝刻蝕所述層間介電層，以在所述柵極疊層結(jié)構(gòu)之間形成接觸孔，在所述干法刻蝕中刻蝕室內(nèi)的壓力隨時(shí)間的變化而變化。

進(jìn)一步，所述壓力隨時(shí)間的變化呈正弦函數(shù)變化。

進(jìn)一步，所述壓力的變化范圍為P‐△P到P+△P，所述P的范圍為15毫托‐40毫托。

進(jìn)一步，所述壓力的變化幅度△P的范圍為大于2毫托。

進(jìn)一步，所述壓力隨時(shí)間變化的周期大于10秒。

進(jìn)一步，所述壓力隨時(shí)間變化的時(shí)間為整數(shù)個(gè)周期。

進(jìn)一步，所述干法刻蝕中的刻蝕氣體包括C_xF_y。

進(jìn)一步，所述刻蝕氣體還包括稀釋氣體。

進(jìn)一步，所述稀釋氣體包括氧氣。

進(jìn)一步，在所述形成多個(gè)柵極疊層結(jié)構(gòu)的步驟之后，在所述形成層間介電層的步驟之前，所述方法還包括在所述半導(dǎo)體襯底和多個(gè)柵極疊層結(jié)構(gòu)上形成接觸孔刻蝕阻擋層。

綜上所述，根據(jù)本發(fā)明的方法，通過(guò)調(diào)節(jié)刻蝕參數(shù)中壓力的變化，獲得理想的刻蝕選擇性，在高選擇性和避免刻蝕停止之間找到合理的均衡方案，避免了現(xiàn)有技術(shù)中的刻蝕選擇性難以控制的問(wèn)題。