[發明專利]校準輸出模擬數字轉換器裝置和方法

有效

• 申請號: 201710068521.4
• 申請日: 2017-02-08
• 公開（公告）號: CN107070457B
• 公開（公告）日: 2022-07-05
• 發明（設計）人: K·納咖拉杰;M·戈爾;X·濮;H-S·金
• 申請（專利權）人: 德克薩斯儀器股份有限公司
• 主分類號: H03M3/00
• 分類號: H03M3/00
• 代理公司: 北京紀凱知識產權代理有限公司 11245
• 代理人: 趙志剛;趙蓉民

本申請公開一種校準輸出模擬數字轉換器裝置和方法。直流“DC”校準參考電壓施加在N電平Σ?Δ模擬數字轉換器(“ADC”)(700)的輸入端子(325)。ADC 700包括作為反饋元件工作的電流模式DAC(“I?DAC”)(330)。與N個輸出電平中的每個相關聯的邏輯1的計數在第一失配測量間隔期間在ADC(700)的調制器部分(305)的輸出端處獲得。失配測量邏輯電路(318)隨后在電平選擇開關矩陣(415A、415B)之間變換電流源對(405A、405B)。這樣做導致由于I?DAC電流源之間的失配而造成的調制器輸出誤差分量(“δ”)表現為差分電平特定輸出計數。失配測量邏輯電路(318)比較差分計數以確定δ的值。然后ADC(700)通過δ的值對抽取的調制器輸出計數分配因子，以便校正I?ADC電流源的一個或多個失配。

技術領域

本文描述的實施例涉及模擬數字轉換，其包括用于校正多位Σ-Δ(sigma-delta)模擬數字轉換器中的反饋電平失配的與校準相關聯的結構和方法。

背景技術

模擬數字轉換器(“ADC”)是從大部分模擬自然界提供輸入到當今大部分數字計算環境的一種重要裝置。ADC技術的一個問題是ADC必須將模擬輸入信號分成能夠被二進制計算系統理解的離散電平(level)或梯級(step)。出現在最小梯級電平之間的模擬信號幅度變化不被ADC捕獲。并且，如果ADC生成不相等數字輸出梯級則導致誤差分量。因此，模擬輸入信號的數字轉化一般來說是不精確的。

技術進步已經產生了以增長的高分辨率而轉化模擬輸入的需要。各種ADC電路架構，諸如子區間(subranging)/流水線式、逐漸逼近、快速型(flash)和Σ-Δ都已經被開發以提供適合于各種應用程序的分辨率/帶寬折衷。Σ-ΔADC能夠提供相對低的帶寬信號(諸如在語音應用中發現的)或者甚至是接近直流(“DC”)遙測信號的轉換的高分辨率。

圖1是包括單電平Σ-Δ調制器105的Σ-ΔADC 100的現有技術框圖。調制器105以f_s 112的速率對出現在調制器輸入端子110處的模擬信號進行過采樣。調制器105在輸出端子115處生成脈沖密度調制的脈沖流。脈沖流中的脈沖數量的計數(即，二進制邏輯1的數量的計數)除以在已知間隔期間時鐘控制的采樣的總數比率表示在該間隔期間的輸入端子110處的模擬信號的瞬時幅度。輸入波形的任何給定點的各個采樣隨著時間累積并且被抽取器120平均化。抽取器120以f_d 125的數據速率在輸出端子130處生成ADC輸出字。

Σ-Δ調制器105包括比較器135，該比較器135作為單個位量化器以在每個采樣時間將模擬輸入信號轉換為一或零電平粗調輸出。正如任何量化器，比較器135輸出包括量化誤差。調制器105也包括單個位數字模擬轉換器(“DAC”)140作為負反饋元件。DAC 140通過改變差分放大器145的輸出端子143處的模擬輸出誤差信號而響應于比較器135的每個轉換。端子143處的模擬輸出誤差信號包括量化噪聲。運行反饋環路以將誤差信號驅動至零，使得DAC 140的輸出變為等于輸入端子110處的調制器模擬輸入信號。

與上面概括的采樣策略相結合的積分器150通過將噪聲能量推入遠離輸入信號頻率的較高的頻譜中而整形量化噪聲。因此，Σ-ΔADC架構相對于其他架構降低了量化噪聲。

圖2是包括N電平Σ-Δ調制器205的Σ-ΔADC 200的現有技術框圖。N電平調制器205典型地在N個獨熱(one-hot)編碼位輸出線上對log₂N二進制輸出位進行編碼。調制器205包括N電平量化器210而不是圖1的2電平比較器135。在每個采樣時間，N電平量化器210在其輸入端解析模擬信號至N電平中的一個并且將對應于所解析的電平的輸出線設定到二進制邏輯1狀態。其它的不對應于所解析的電平的N-1個輸出線被設定到二進制邏輯0狀態。調制器205還包括N電平DAC反饋元件215而不是圖1的1位的兩個輸出電平DAC反饋元件140。