[發明專利]校準輸出模擬數字轉換器裝置和方法

有效

• 申請號: 201710068521.4
• 申請日: 2017-02-08
• 公開（公告）號: CN107070457B
• 公開（公告）日: 2022-07-05
• 發明（設計）人: K·納咖拉杰;M·戈爾;X·濮;H-S·金
• 申請（專利權）人: 德克薩斯儀器股份有限公司
• 主分類號: H03M3/00
• 分類號: H03M3/00
• 代理公司: 北京紀凱知識產權代理有限公司 11245
• 代理人: 趙志剛;趙蓉民

1.一種校準輸出模擬數字轉換器即ADC，其包括：

多電平Σ-Δ調制器，其包括N電平電流模式數字模擬轉換器即I-DAC，所述I-DAC耦合到所述調制器的至少一個輸出端子，以在所述調制器中提供負反饋環路，所述I-DAC實施有(N-1)/2個開關電流源；

失配測量邏輯電路，其耦合在調制器輸入端子和調制器輸出端子之間，以根據在(N-1)/2個失配測量間隔期間的調制器輸出電平的發生次數計數確定統稱為δ的[(N-1)/2-1]個失配誤差δ1、δ2…δ_[(N-1)/2-1]的幅度，每個失配誤差對應于所述(N-1)/2個開關電流源的兩個中的每個的電流幅值差，所述(N-1)/2個開關電流源的兩個中的每個是在第一失配測量間隔隨后的每個失配測量間隔之前變換的；以及

失配校正分離抽取器，其耦合到所述調制器輸出端子以將抽取濾波施加到所述Σ-Δ調制器的輸出數據，從而生成未校正的ADC輸出數據分量，用δ1、δ2…δ_[(N-1)/2-1]中的至少一個作為預定因子乘以預定受δ影響的調制器輸出電平的抽取計數以生成至少一個ADC輸出誤差分量，以及將所述ADC輸出誤差分量與未校正的ADC輸出數據分量進行求和，以生成針對δ1、δ2…δ_[(N-1)/2-1]校正的校準的ADC輸出數據分量。

2.根據權利要求1所述的ADC，所述多電平Σ-Δ調制器進一步包括：

所述Σ-Δ調制器的差分放大器組件、耦合到所述調制器輸入端子的所述差分放大器的正極端子，以及通信地耦合到I-DAC輸出端子的負極端子，所述差分放大器將輸入信號與所述I-DAC的負反饋信號相結合。

3.根據權利要求2所述的ADC，所述多電平Σ-Δ調制器進一步包括：

耦合到所述差分放大器的輸出端子的環路濾波器；以及

耦合在所述環路濾波器的輸出端子和所述調制器輸出端子之間的N電平量化器。

4.根據權利要求1所述的ADC，所述N電平I-DAC包括相互并聯耦合的至少兩個3電平I-DAC單元，每個3電平I-DAC單元包括：

開關電流源；

耦合到所述開關電流源的電平選擇開關矩陣；以及

耦合到所述電平選擇開關矩陣的電平選擇邏輯電路，以通過將所述3電平I-DAC的輸出端子轉換至所述開關電流源而控制所述3電平I-DAC單元的輸出狀態。

5.根據權利要求4所述的ADC，所述電平選擇開關矩陣包括：

耦合在所述開關電流源和正極輸出端子之間的第一開關；

耦合在負極輸出端子和接地端子之間的第二開關；

耦合在所述開關電流源和所述負極輸出端子之間的第三開關；

耦合在所述正極輸出端子和所述接地端子之間的第四開關；以及

耦合在所述開關電流源和共模端子之間的第五開關。

6.根據權利要求1所述的ADC，所述失配校正分離抽取器包括：

主抽取器，其耦合到所述調制器輸出端子，以通過在抽取間隔期間的采樣時間處將抽取濾波施加到N個調制器輸出電平中的每個的發生次數的加權總和而生成所述未校正的ADC輸出數據分量，每個輸出電平的發生次數計數由所述電平的幅度加權；

[(N-1)/2-1]個輔助抽取器，其通信地耦合到所述調制器輸出端子，每個輔助抽取器用于在所述抽取間隔期間的采樣時間處將所述抽取濾波施加到調制器輸出電平的子集的發生次數的總和，所述調制器輸出電平的子集預定受到至少一個δ失配分量的影響，隨后每個輔助抽取器用δ1、δ2…δ_[(N-1)/2-1]中的至少一個作為預定因子乘以所得抽取的受δ影響的輸出數據分量，以生成[(N-1)/2-(1)]個ADC輸出數據誤差分量中的一個；以及

求和點，其耦合到所述主抽取器的輸出端子和所述輔助抽取器的輸出端子，以將所述[(N-1)/2-(1)]個ADC輸出數據誤差分量、來自每個輔助抽取器的一個輸出數據誤差分量與所述主抽取器的所述未校正的ADC輸出數據分量相加，以便生成針對δ1、δ2…δ_[(N-1)/2-(1)]校正的校準的ADC輸出數據。