[發明專利]用于編程可編程電阻性存儲元件的方法與設備

有效

• 申請號: 201710063984.1
• 申請日: 2017-02-04
• 公開（公告）號: CN108615539B
• 公開（公告）日: 2021-01-05
• 發明（設計）人: 許凱捷;李峰旻;林昱佑
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: G11C13/00
• 分類號: G11C13/00
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 任巖

本發明公開了一種用以編程可編程電阻存儲單元的方法，包括：執行一個或多個疊代直到驗證通過。此些疊代包括：a)施加一編程脈沖至存儲單元；以及b)在施加編程脈沖后，驗證存儲單元的電阻是否在一目標電阻范圍中。在驗證通過的該一個或多個疊代的一疊代后，c)施加一穩定化脈沖至存儲單元，此穩定化脈沖具有與施加至存儲單元的編程脈沖相同的極性。在施加穩定化脈沖后，第二次驗證決定可編程元件的電阻是否在目標電阻范圍中。包含步驟a)、b)、c)、及d)的疊代系被執行直到第二次驗證通過。方法及設備系被描述以編程多個此種存儲單元，包含在編程后施加相同極性的穩定化脈沖。

技術領域

本發明是有關于一種改進存儲單元數據狀態保存的方法，存儲單元包含含有可編程電阻的可編程元件。

背景技術

可編程電阻非易失性存儲器使用存儲材料例如是金屬氧化物材料，透過適于在集成電路中實現的多個位階的電性脈沖的施加，這種材料的電阻值會在兩個或多個穩定電阻范圍之間變化。此兩個或多個電阻范圍對應至數據狀態。存取線例如是耦接至存儲單元的位線及字線系連接至電路以執行編程操作，例如設定(SET)及復位(RESET)操作，這使得可編程元件切換在較低及較高的電阻范圍之間。

如圖1所示，一種用來編程此存儲單元的已知方法為透過增量步進脈沖編程(incremental step pulse programming,ISPP)。為了執行復位(RESET)操作，舉例來說，一編程脈沖(RESET1)系被施加，接著一驗證步驟用來決定可編程元件的電阻是否在目標電阻范圍中。若不在目標電阻范圍中，具有較高振幅的第二編程脈沖(RESET2)系被施加，接著另一驗證步驟，等等。脈沖寬度可被增加而不是振幅，或者脈沖寬度與振幅均增加。這些脈沖及驗證的疊代，可被稱作編程及編程驗證周期，持續進行直到驗證步驟確認此可編程元件的電阻落在目標電阻范圍中。

然而，被發現的是陣列中的部分存儲單元在編程及驗證后無法維持在設定(SET)或復位(RESET)的電阻范圍中，并且有時，這可能是相對短的時間，在驗證步驟后可編程材料可經歷一變化使得存儲單元具有目標范圍外的電阻。圖2繪示機率的示意圖，基于復位(RESET)(高電阻范圍)中所有存儲單元已被驗證而具有驗證位階上面的電阻后一小段時間的分布，如垂直點線所示。此示意圖顯示在復位(RESET)操作后，復位(RESET)范圍中一些存儲單元的電阻可能改變的有限機率，落在驗證位階下面，如箭號所示。

若能提供一種方法設備置以改進可編程電阻存儲單元中的可編程數據的保存，將是有幫助的。

發明內容

提出一種編程可編程電阻存儲單元的方法。此方法包含執行一個或多個疊代，直到驗證通過。此些疊代包含a)施加編程脈沖至存儲單元；以及b)在施加編程脈沖后，驗證存儲單元的電阻是否在一目標電阻范圍中。在驗證通過的該一個或多個疊代的一疊代后，c)施加一穩定化脈沖至存儲單元，此穩定化脈沖具有與施加至存儲單元的編程脈沖相同的極性。對于步驟a)及b)，至少一疊代包含改變編程脈沖的振幅，且穩定化脈沖的振幅為驗證通過的疊代中的穩定化脈沖的振幅的函數。相仿地，對于步驟a)及b)，至少一疊代包含改變編程脈沖的脈沖寬度，且穩定化脈沖的脈沖寬度為驗證通過的疊代中的穩定化脈沖的脈沖寬度的函數。

在實施例中，在施加穩定化脈沖后，d)第二次驗證步驟決定可編程元件的電阻是否在目標電阻范圍。若第二次驗證未通過，包含步驟a)、b)、c)、及d)的疊代系被執行直到第二次驗證通過。一個或多個額外的穩定化脈沖在此穩定化脈沖后可被施加。編程方法可改變存儲單元的電阻從較低電阻范圍至較高電阻范圍，或從較高電阻范圍至較低電阻范圍。

存儲單元的可編程元件可包含具有可編程電阻的金屬氧化物。