[發明專利]半導體裝置、集成電路結構與半導體裝置的形成方法

有效

• 申請號: 201710061617.8
• 申請日: 2017-01-26
• 公開（公告）號: CN107039441B
• 公開（公告）日: 2020-02-07
• 發明（設計）人: 陳芳;丁國強;廖忠志;梁銘彰
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L27/11
• 分類號: H01L27/11;G11C11/412
• 代理公司: 72003 隆天知識產權代理有限公司
• 代理人: 王芝艷

1.一種半導體裝置，包括：

一第一靜態隨機存取存儲器陣列，包括多個靜態隨機存取存儲器單元，其中每一上述靜態隨機存取存儲器單元在布局上具有一第一單元高度；以及

一第一邏輯單元，設置在上述第一靜態隨機存取存儲器陣列之外，其中上述第一邏輯單元在布局上具有上述第一單元高度，

其中上述第一單元高度是在上述靜態隨機存取存儲器單元的一字元線方向上所測量。

2.如權利要求1所述的半導體裝置，其中上述第一邏輯單元包括一反向器、一反及柵、一反或柵、一多工器、一鎖存器或是一正反器。

3.如權利要求1所述的半導體裝置，其中每一上述靜態隨機存取存儲器單元包括一第一數量的半導體鰭，以及上述第一邏輯單元包括上述第一數量的半導體鰭。

4.如權利要求3所述的半導體裝置，其中每一上述靜態隨機存取存儲器單元包括一第一長條形接點，電性連接于上述靜態隨機存取存儲器單元的上述第一數量的半導體鰭的至少兩者，以及上述第一邏輯單元包括一第二長條形接點，電性連接于上述第一邏輯單元的上述第一數量的半導體鰭的至少兩者。

5.如權利要求1所述的半導體裝置，其中每一上述靜態隨機存取存儲器單元包括：

一第一對的交互連接的反向器，提供兩數據節點；

一第一導通柵晶體管，電性連接于上述第一對的交互連接的反向器；以及

一第二導通柵晶體管，電性連接于上述第一對的交互連接的反向器，

其中上述第一導通柵晶體管與上述第二導通柵晶體管的柵極電性連接于一字元線。

6.如權利要求5所述的半導體裝置，其中上述第一對的交互連接的反向器包括：

一第一上拉晶體管以及一第二上拉晶體管；以及

一第一下拉晶體管以及一第二下拉晶體管，

其中上述第一下拉晶體管以及上述第二下拉晶體管與上述第一上拉晶體管以及上述第二上拉晶體管形成交互連接的兩反向器。

7.如權利要求6所述的半導體裝置，還包括：

一第一金屬層，設置在上述第一導通柵晶體管、上述第二導通柵晶體管、上述第一上拉晶體管、上述第二上拉晶體管、上述第一下拉晶體管、上述第二下拉晶體管的上方，包括一位元線以及一第一電源供應線；

其中上述第一上拉晶體管以及上述第二上拉晶體管的源極電性連接于上述第一電源供應線，

其中上述位元線以及上述第一電源供應線的縱向軸在一第一方向，而上述字元線的縱向軸在一第二方向，以及上述第二方向垂直于上述第一方向。

8.如權利要求7所述的半導體裝置，其中上述字元線設置在一第二金屬層，以及上述第二金屬層位于上述第一金屬層上方。

9.如權利要求8所述的半導體裝置，還包括：

一第三金屬層，設置在上述第二金屬層的上方，包括一第二電源供應線以及一第三電源供應線，

其中上述第一下拉晶體管以及上述第二下拉晶體管的源極分別電性連接于上述第二電源供應線以及上述第三電源供應線，

其中上述第二電源供應線以及上述第三電源供應線的縱向軸在上述第二方向。

10.一種集成電路結構，包括：

一靜態隨機存取存儲器單元，包括一第一數量的半導體鰭，其中上述靜態隨機存取存儲器單元在布局上具有互相平行的一第一邊界以及一第二邊界，以及具有互相平行的一第三邊界以及一第四邊界，其中上述靜態隨機存取存儲器單元具有一第一單元高度，以及上述第一單元高度是從上述第三邊界測量至上述第四邊界而得到；以及

一邏輯單元，包括上述第一數量的半導體鰭，其中上述邏輯單元具有上述第一單元高度。

11.如權利要求10所述的集成電路結構，其中上述邏輯單元包括一反向器、一反及柵、一反或柵、一多工器、一鎖存器或是一正反器。