[發明專利]堆疊式存儲器芯片的短路檢測器件及其方法

有效

• 申請號: 201710061506.7
• 申請日: 2017-01-26
• 公開（公告）號: CN107015094B
• 公開（公告）日: 2019-09-06
• 發明（設計）人: 尹元柱;姜錫龍;柳慧承;李賢義
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G01R31/02
• 分類號: G01R31/02
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 邵亞麗;張婧

公開了一種用于檢測相鄰微凸塊之間的短路的方法和器件。所述方法包括：設置與微凸塊相連的數據輸出電路的上拉驅動器和下拉驅動器的輸出以適于測試類型；以及確定是否生成短路。

相關申請的交叉引用

本申請要求于2016年1月28日在韓國知識產權局提交的韓國專利申請號10-2016-0010749的優先權，其全部內容通過引用結合在此。

背景技術

本發明構思的示例實施例涉及在堆疊式存儲器芯片中檢測短路(或可替代地，電連接)。例如，至少部分示例實施例涉及一種用于檢測由于堆疊式存儲器芯片中相鄰微凸塊之間的短路引起的錯誤芯片操作的技術。

通常，通過使用各種半導體工藝來處理晶片來制造半導體芯片，并且通過封裝這些半導體芯片來制造半導體封裝。可以使用鍵合線、凸塊或微凸塊連接半導體芯片和半導體封裝。出于這個原因，可能令人期望的是，在進行半導體封裝工藝之前，測試凸塊是否與半導體芯片正常連接。

發明內容

本發明構思的示例實施例提供了一種能夠檢測相鄰微凸塊之間的短路的器件和/或方法，從而降低了由于每個凸塊或微凸塊(下文被稱為“微凸塊”)和與其相鄰的微凸塊之間的短路引起的存儲器芯片的異常操作的概率。具體地，由于一些微凸塊位于堆疊式存儲器芯片之間，因此，可能難以通過外部的物理探測來測試這些微凸塊。相應地，本發明構思的示例實施例提供了一種通過每個存儲器芯片中包括的測試電路來測試相鄰微凸塊之間的短路的方法。

本發明構思的示例實施例的一個方面指向為半導體芯片微凸塊提供短路檢測電路，所述半導體芯片微凸塊包括：多個數據輸入/輸出墊片DQ_PAD，所述多個數據輸入/輸出墊片(pad)連接至多個微凸塊；多個數據輸出電路，每個數據輸出電路包括上拉驅動器和下拉驅動器，并且驅動所述數據輸入/輸出墊片；上拉驅動器輸出控制電路，所述上拉驅動器輸出控制電路被配置為選擇關斷狀態、弱接通狀態和強接通狀態中的一種狀態作為上拉驅動器的輸出；下拉驅動器輸出控制電路，所述下拉驅動器輸出控制電路被配置為選擇所述關斷狀態、所述弱接通狀態和所述強接通狀態中的一種狀態，其中，根據所述選擇的狀態、測試輸入數據存儲電路和測試輸出數據存儲電路驅動下拉驅動器的輸出。基于微凸塊短路測試類型，將每個數據輸出電路的上拉驅動器和下拉驅動器的輸出設置為關斷狀態、弱接通狀態和強接通狀態中的一種。

本發明構思的示例實施例的另一個方面指向提供半導體封裝，所述半導體封裝包括：第一半導體器件，所述第一半導體器件與多個微凸塊相連；以及第二半導體器件，所述第二半導體器件與所述多個微凸塊相連，并且垂直堆疊在所述第一半導體器件上，多個大凸塊(bulk bump)通過穿透硅通孔與所述多個微凸塊相連。所述第二半導體器件包括用于半導體芯片微凸塊的短路檢測電路，所述半導體芯片微凸塊包括：多個數據輸入/輸出墊片，所述多個數據輸入/輸出墊片連接至所述多個微凸塊；多個數據輸出電路，每個數據輸出電路包括上拉驅動器和下拉驅動器，并且驅動所述數據輸入/輸出墊片；上拉驅動器輸出控制電路，所述上拉驅動器輸出控制電路被配置為選擇關斷狀態、弱接通狀態和強接通狀態中的一種狀態，并且根據所述選擇的狀態操作上拉驅動器的輸出；下拉驅動器輸出控制電路，所述下拉驅動器輸出控制電路被配置為選擇所述關斷狀態、所述弱接通狀態和所述強接通狀態中的一種狀態，其中，根據所述選擇的狀態、測試輸入數據存儲電路和測試輸出數據存儲電路驅動下拉驅動器的輸出。基于微凸塊短路測試類型，將每個數據輸出電路的上拉驅動器和下拉驅動器的輸出設置為關斷狀態、弱接通狀態和強接通狀態中的一種。

本發明構思的示例實施例的又另一個方面指向提供半導體芯片的微凸塊短路檢測方法。所述方法包括：為包括多個微凸塊的半導體芯片提供微凸塊短路測試信號；基于微凸塊短路測試類型，將多個數據輸出電路中的每一個的上拉驅動器和下拉驅動器的輸出設置為關斷狀態、弱接通狀態和強接通狀態中的一種；將測試輸入存儲在測試輸入數據存儲電路中；驅動數據輸出電路；存儲測試輸出數據存儲電路中的所述數據輸出電路中的每一個的輸出；輸出測試輸出數據存儲電路中的測試輸出；以及通過將所述測試輸入和所述測試輸出進行比較來檢測微凸塊短路。