[發明專利]可耐受靜電放電事件的高壓半導體元件

有效

• 申請號: 201710061090.9
• 申請日: 2017-01-25
• 公開（公告）號: CN108346653B
• 公開（公告）日: 2021-03-09
• 發明（設計）人: 邱國卿;洪嘉偉
• 申請（專利權）人: 通嘉科技股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L27/06
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

本發明公開一種可耐受靜電放電事件的高壓半導體元件。該高壓開關元件包含有一高壓開關元件以及一靜電放電防護元件。該高壓開關元件包含有一重摻雜漏區以及數個第一條狀摻雜區。該重摻雜漏區形成于一半導體基底中。該半導體基底為一第一型。該重摻雜漏區為與該第一型相反的一第二型。該多個第一條狀摻雜區以一跑道圖案設置，部分地圍繞該重摻雜漏區。該靜電放電防護元件形成于該半導體基底上，包含有一第一重摻雜區以及數個第二條狀摻雜區。該第一重摻雜區為該第一型，形成于該半導體基底中，鄰接于該重摻雜漏區。該多個第二條狀摻雜區以另一跑道圖案設置，部分地圍繞該第一重摻雜區。

技術領域

本發明涉及一種高壓金屬氧化物半晶體管(Metal-Oxide-Semiconductor FieldEffect Transistor，MOSFET)，尤其是涉及一種整合有靜電放電防護元件的高壓MOSFET。

背景技術

高壓MOSFET是一種半導體元件，一般是指可以耐受超過5V以上的漏源極跨壓(drain-to-source voltage)的一MOSFET。應用上，可以用來切換負載，或是用于電源管理上在不同電壓準位間的轉換，或是做為高功率放大器中的功率元件。

高壓MOSFET一般是直接承受半導體芯片的外界來的高電壓，因此，也必須去承受外界所可能出現的靜電放電應力(electrostatic discharge stress)。一元件的ESD耐受力，一般認為是，在元件不被損害的條件下，元件可承受的最大ESD應力。高壓MOSFET的ESD耐受力往往非常低，因為高壓MOSFET的電場分布不均勻(non-uniformity of electricfield distribution)與在一不連續的區域所產生的局部電流擁擠效應(local currentcrowding effect at a discontinuous region)。

一般在提升高壓MOSFET的ESD耐受力時，可以以加大高壓MOSFET的元件大小的方式，利用高壓MOSFET自身寄生的元件來釋放ESD應力。但是，高壓MOSFET一般原本就非常大了，再加大元件大小往往不切實際，浪費許多晶片面積(silicon area)。

發明內容

本發明提供一種高壓半導體元件，可耐受靜電放電事件。該高壓半導體元件包含有一高壓開關元件以及一靜電放電防護元件。該高壓開關元件包含有一重摻雜漏區、一重摻雜源區以及一控制極。該重摻雜漏區形成于一半導體基底上。該半導體基底為一第一型。該重摻雜漏區為與該第一型相反的一第二型。該重摻雜源區為該第二型，部分地圍繞該重摻雜漏區。該重摻雜源區具有一第一彎曲部，凹向一第一方向。該控制極可控制該重摻雜漏區與該重摻雜源區之間的電連接。該靜電放電防護元件包含有一第一重摻雜區以及一第二重摻雜區，兩者均為該第一型，均形成于該半導體基底上。該第二重摻雜區部分地圍繞該第一重摻雜區，具有一第二彎曲部，凹向一第二方向。該第一方向相反于該第二方向。

本發明實施例提供一種高壓半導體元件，可耐受靜電放電事件。該高壓開關元件包含有一高壓開關元件以及一靜電放電防護元件。該高壓開關元件包含有一重摻雜漏區以及數個第一條狀摻雜區。該重摻雜漏區形成于一半導體基底中。該半導體基底為一第一型。該重摻雜漏區為與該第一型相反的一第二型。該多個第一條狀摻雜區以一跑道圖案設置，部分地圍繞該重摻雜漏區。該靜電放電防護元件形成于該半導體基底上，包含有一第一重摻雜區以及數個第二條狀摻雜區。該第一重摻雜區為該第一型，形成于該半導體基底中，鄰接于該重摻雜漏區。該多個第二條狀摻雜區以另一跑道圖案設置，部分地圍繞該第一重摻雜區。該第一重摻雜區與該重摻雜漏區一同電連接至一接合墊。

附圖說明

圖1顯示一高壓MOSFET的上視圖；

圖2為圖1中的高壓MOSFET沿著II-II線所產生的剖視圖；

圖3為圖2的高壓MOSFET的等效電路圖；

圖4顯示依據本發明所實施的一高壓MOSFET 60的上視圖；