[發(fā)明專利]芯片封裝電極結(jié)構(gòu)以及使用該電極的芯片封裝結(jié)構(gòu)

在審

• 申請?zhí)枺?/td>: 201710059168.3
• 申請日: 2017-01-24
• 公開（公告）號: CN106783784A
• 公開（公告）日: 2017-05-31
• 發(fā)明（設(shè)計）人: 付猛
• 申請（專利權(quán)）人: 東莞市阿甘半導(dǎo)體有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L23/49;H01L23/31
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術(shù)領(lǐng)域

本發(fā)明涉及電極，特別是涉及一種芯片封裝電極結(jié)構(gòu)以及使用該電極的芯片封裝結(jié)構(gòu)。

背景技術(shù)

在功率芯片在應(yīng)用時一方面需要良好的散熱，另一方面在溫度上升及下降循環(huán)時由于散熱電極的熱膨脹系數(shù)與芯片不匹配時將會使得芯片產(chǎn)生開裂而失效。

傳統(tǒng)的芯片封裝在芯片的兩邊焊接有兩個銅電極，整體再采用陶瓷或塑封而成。由于銅的散熱及導(dǎo)電均較好，但其熱膨脹系數(shù)較高，在溫度循環(huán)(-40℃-85℃)或溫度沖擊等熱疲勞測試時很容易使芯片損傷。采用銅作為電極其散熱與溫度循環(huán)或溫度沖擊的性能不能夠兼容。因此，需要開發(fā)一種芯片封裝電極結(jié)構(gòu)，防止在溫度循環(huán)或溫度沖擊等熱疲勞過程中芯片損傷而失效。

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種用于芯片封裝的電極，以解決芯片在溫度循環(huán)或溫度沖擊等熱疲勞測試過程中被電極拉扯導(dǎo)致?lián)p傷的問題。

為實現(xiàn)以上目的，本發(fā)明提供一種芯片封裝電極結(jié)構(gòu)，包括：

第一導(dǎo)電層，該第一導(dǎo)電層具有第一熱膨脹系數(shù)；以及

膨脹抑制層，至少部分地覆蓋該第一導(dǎo)電層并用于抑制該第一導(dǎo)電層的膨脹，該膨脹抑制層具有第二膨脹系數(shù)并且該第二膨脹系數(shù)小于該第一熱膨脹系數(shù)。

進(jìn)一步，該第一膨脹系數(shù)的范圍為12×10^-6-60×10^-6/℃。

進(jìn)一步，該第二膨脹系數(shù)的范圍為0-12×10^-6/℃。

進(jìn)一步，該膨脹抑制層覆蓋該導(dǎo)電層的整個上表面和/或下表面。

進(jìn)一步，該膨脹抑制層覆蓋該導(dǎo)電層的上表面的一部分和/或下表面的一部分。

進(jìn)一步，該膨脹抑制層覆蓋該導(dǎo)電層的上表面的周邊和/或下表面的周邊。

進(jìn)一步，該膨脹抑制層覆蓋該導(dǎo)電層的上表面的中心和四個角落，和/或覆蓋下表面的中心和四個角落。

進(jìn)一步，該第一導(dǎo)電層的材料為銅或含有銅的合金。

進(jìn)一步，該膨脹抑制層的材料為金屬化陶瓷、鐵鎳合金、鎢或鉬。

本發(fā)明還提供一種芯片封裝結(jié)構(gòu)，包括：

芯片；以及

一個或多個與該芯片連接的如上面所述的電極，其中芯片與該第一導(dǎo)電層連接。

本發(fā)明的芯片封裝電極結(jié)構(gòu)，具有第一導(dǎo)電層和膨脹抑制層，通過將膨脹系數(shù)低的膨脹抑制層覆蓋膨脹系數(shù)低的第一導(dǎo)電層，可以抑制第一導(dǎo)電層在溫度循環(huán)過程的膨脹速度，可以使整體的芯片封裝電極結(jié)構(gòu)具有與芯片匹配的膨脹系數(shù)，從而在溫度循環(huán)或溫度沖擊等熱疲勞試驗過程中不會將芯片拉扯而導(dǎo)致芯片損傷。

附圖說明

圖1是本發(fā)明的實施例的芯片封裝電極結(jié)構(gòu)的剖面圖。

圖2是本發(fā)明的另一實施例的芯片封裝電極結(jié)構(gòu)的剖面圖。

圖3是本發(fā)明的某些實施例的芯片封裝電極結(jié)構(gòu)的俯視圖。

圖4是本發(fā)明的另一實施例的芯片封裝電極結(jié)構(gòu)的俯視圖。

圖5是本發(fā)明的某些實施例的芯片封裝結(jié)構(gòu)的剖面圖。

具體實施方式

為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。

需要說明的是，在附圖或說明書描述中，相似或相同的特征都使用相同的標(biāo)號。

本文中提及的方位詞“頂面”、“底面”、“上表面”、“下表面”等，僅參考附圖的方向進(jìn)行描述，是為了技術(shù)人員更好地了解本發(fā)明中的各個特征的位置關(guān)系，僅僅作為說明目的，而不能理解為對本發(fā)明的限制。

參見圖1，在某些實施例中，本發(fā)明的芯片封裝電極結(jié)構(gòu)，包括：第一導(dǎo)電層102和膨脹抑制層104。該第一導(dǎo)電層102具有第一熱膨脹系數(shù)。該膨脹抑制層104，至少部分地覆蓋該第一導(dǎo)電層102，該膨脹抑制層具有第二膨脹系數(shù)并且該第二膨脹系數(shù)小于該第一熱膨脹系數(shù)，用于抑制該第一導(dǎo)電層的膨脹。優(yōu)選地，該膨脹抑制層覆蓋在第一導(dǎo)電層的上表面。

本發(fā)明的芯片封裝電極結(jié)構(gòu)，具有第一導(dǎo)電層和膨脹抑制層，通過將膨脹系數(shù)低的膨脹抑制層覆蓋膨脹系數(shù)低的第一導(dǎo)電層，可以抑制第一導(dǎo)電層在溫度循環(huán)過程的膨脹速度，可以使整體的芯片封裝電極結(jié)構(gòu)具有與芯片匹配的膨脹系數(shù)，從而在溫度循環(huán)過程中不會將芯片拉扯而導(dǎo)致芯片損傷。

在某些實施例中，第一導(dǎo)電層的第一膨脹系數(shù)的范圍為12×10^-6-60×10^-6/℃。在某些實施例中，膨脹抑制層的第二膨脹系數(shù)的范圍為0-12×10^-6/℃。