[發明專利]一種半導體器件及其制作方法

在審

• 申請號: 201710058604.5
• 申請日: 2017-01-23
• 公開（公告）號: CN108346555A
• 公開（公告）日: 2018-07-31
• 發明（設計）人: 許志穎
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02;H01L21/56;H01L23/31
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;高偉

本發明提供一種半導體器件及其制作方法，所述方法包括:提供半導體晶圓，所述半導體晶圓具有多個芯片區域以及位于所述芯片區域之間的預切割道區域；在所述半導體晶圓正面形成圖形化的鈍化層，所述圖形化的鈍化層具有若干縱橫交叉的溝槽以及被所述溝槽圍繞的鈍化塊，所述溝槽露出部分所述預切割道區域的半導體晶圓表面；在所述溝槽內形成若干阻擋結構，所述阻擋結構至少與相鄰的兩個所述鈍化塊連接；在所述鈍化層上形成膠帶；對所述半導體晶圓進行背面減薄；去除所述膠帶。根據本發明提供的半導體器件的制作方法，通過在所述溝槽內形成若干阻擋結構，避免了后續背面減薄過程中硅粉末從溝槽側面進入芯片中的問題，從而提高了半導體器件的良率。

技術領域

本發明涉及半導體技術領域，具體而言涉及一種半導體器件及其制作方法。

背景技術

在半導體工藝后端，由于不同工藝需求，有時候需要將半導體晶圓進行減薄，即，進行背面減薄(backside grinding)將晶圓背面多余的基體材料去除一定的厚度使晶圓背面減薄到一定厚度。比如通常在集成電路封裝前，要把2層或2層以上芯片堆疊在一起進行系統封裝，而為了適應集成電路芯片封裝的輕小化發展趨勢，人們希望晶圓的厚度能夠做到非常的薄(即制造超薄晶圓)，因此在晶圓切割前對晶圓進行減薄，比如將晶圓減薄到100um甚至100um以下。

在背面減薄過程中，除了常見的晶片破碎等風險外，還有磨后的硅粉末(Si-dust)進入芯片中的問題；而一旦硅粉末進入芯片中比較深的地方，后續的清洗很難完全清除掉，切割道內充滿硅粉末，不僅影響外觀，而且硅粉末落入到芯片區域的焊盤表面還會嚴重影響后續晶圓鍵合工藝的成功率，降低產量。

因此，有必要提出一種新的制作方法，以解決上述存在的問題。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

針對現有技術的不足，本發明提供一種半導體器件的制作方法，包括：

提供半導體晶圓，所述半導體晶圓具有多個芯片區域以及位于所述芯片區域之間的預切割道區域；

在所述半導體晶圓正面形成圖形化的鈍化層，所述圖形化的鈍化層具有若干縱橫交叉的溝槽以及被所述溝槽圍繞的鈍化塊，所述溝槽露出部分所述預切割道區域的半導體晶圓表面；

在所述溝槽內形成若干阻擋結構，所述阻擋結構至少與相鄰的兩個所述鈍化塊連接；

在所述鈍化層上形成膠帶；

對所述半導體晶圓進行背面減薄；

去除所述膠帶。

進一步，所述阻擋結構與橫向相鄰的兩個所述鈍化塊連接；和/或，

所述阻擋結構與縱向相鄰的兩個所述鈍化塊連接。

進一步，所述阻擋結構包括“X”型結構。

進一步，所述“X”型結構位于兩個所述溝槽的交叉處，并與相鄰的四個所述鈍化塊連接。

進一步，所述圖形化的鈍化層與阻擋結構同步形成，形成所述圖形化的鈍化層與阻擋結構的步驟包括：在所述半導體晶圓正面形成鈍化層；蝕刻去除所述預切割道區域上方的大部分鈍化層以形成露出部分所述半導體晶圓表面的溝槽，保留所述預切割道區域上方未刻蝕的鈍化層以形成所述阻擋結構。

進一步，在形成所述溝槽之前還包括在所述芯片區域上方的鈍化層中形成開口，以露出位于所述芯片區域表面的焊盤的步驟。

進一步，所述減薄包括對所述半導體晶圓進行背面研磨。

進一步，所述膠帶包括UV膠帶或熱敏膠帶。