[發(fā)明專利]電子封裝件的制法

在審

• 申請(qǐng)?zhí)枺?/td>: 201710053065.6
• 申請(qǐng)日: 2017-01-22
• 公開（公告）號(hào): CN108305866A
• 公開（公告）日: 2018-07-20
• 發(fā)明（設(shè)計(jì)）人: 陳彥亨;江政嘉;王隆源;王愉博
• 申請(qǐng)（專利權(quán)）人: 矽品精密工業(yè)股份有限公司
• 主分類號(hào): H01L23/522
• 分類號(hào): H01L23/522;H01L23/31;H01L21/56;H01L21/60
• 代理公司: 北京戈程知識(shí)產(chǎn)權(quán)代理有限公司 11314
• 代理人: 程偉;王錦陽

一種電子封裝件的制法，先于第一線路結(jié)構(gòu)上側(cè)形成導(dǎo)電柱及結(jié)合第一電子元件，再以絕緣層包覆該多個(gè)導(dǎo)電柱與該第一電子元件，之后形成第二線路結(jié)構(gòu)于該第一線路結(jié)構(gòu)下側(cè)，并設(shè)置第二電子元件于該第二線路結(jié)構(gòu)上，且形成封裝層以包覆該第二電子元件，最后移除部分該絕緣層，以外露該導(dǎo)電柱的部分表面，以通過該導(dǎo)電柱與絕緣層取代現(xiàn)有硅中介板，以節(jié)省制程成本。

技術(shù)領(lǐng)域

本發(fā)明有關(guān)一種半導(dǎo)體制程，尤指一種半導(dǎo)體封裝結(jié)構(gòu)的制法。

背景技術(shù)

隨著電子產(chǎn)業(yè)的蓬勃發(fā)展，電子產(chǎn)品也逐漸邁向多功能、高性能的趨勢(shì)，其中應(yīng)用于芯片封裝領(lǐng)域的技術(shù)包含有：芯片尺寸構(gòu)裝(Chip Scale Package，簡(jiǎn)稱CSP)、芯片直接貼附封裝(Direct Chip Attached，簡(jiǎn)稱DCA)或多芯片模塊封裝(Multi－Chip Module，簡(jiǎn)稱MCM)等覆晶型態(tài)的封裝模塊，或?qū)⑿酒Ⅲw堆疊化整合為三維積體電路(3D IC)芯片堆疊技術(shù)等。

圖1為現(xiàn)有3D IC芯片堆疊的半導(dǎo)體封裝件1的剖面示意圖，其包含有一硅中介板(Through Silicon interposer，簡(jiǎn)稱TSI)10，該硅中介板10具有相對(duì)的置晶側(cè)10a與轉(zhuǎn)接側(cè)10b、及連通該置晶側(cè)10a與轉(zhuǎn)接側(cè)10b的多個(gè)導(dǎo)電硅穿孔(Through-silicon via，簡(jiǎn)稱TSV)100，且該轉(zhuǎn)接側(cè)10b上具有多個(gè)線路重布層(Redistribution layer，簡(jiǎn)稱RDL)101，以將間距較小的半導(dǎo)體芯片19的電極墊190通過多個(gè)焊錫凸塊102電性結(jié)合至該置晶側(cè)10a上，再以底膠192包覆該多個(gè)焊錫凸塊102，且形成封裝膠體18于該硅中介板10上，以覆蓋該半導(dǎo)體芯片19，另于該線路重布層101上通過多個(gè)如凸塊的導(dǎo)電元件103電性結(jié)合間距較大的封裝基板17的焊墊170，并以底膠172包覆該多個(gè)導(dǎo)電元件103。

再者，制作該半導(dǎo)體封裝件1時(shí)，先將該半導(dǎo)體芯片19置放于該硅中介板10上，再將該硅中介板10以該多個(gè)導(dǎo)電元件103接置于該封裝基板17上，之后形成該封裝膠體18。

此外，于后續(xù)應(yīng)用該半導(dǎo)體封裝件1的組裝制程時(shí)，該半導(dǎo)體封裝件1通過該封裝基板17下側(cè)結(jié)合至一電路板(圖略)上，以利用該多個(gè)導(dǎo)電硅穿孔100作為該半導(dǎo)體芯片19與該電路板之間訊號(hào)傳遞的介質(zhì)。

然而，現(xiàn)有半導(dǎo)體封裝件1的制法中，使用該硅中介板10作為該半導(dǎo)體芯片19與該封裝基板17之間訊號(hào)傳遞的介質(zhì)，因需具備一定深寬比的控制(即該導(dǎo)電硅穿孔100的深寬比為100um/10um)，才能制作出適用的硅中介板10，因而往往需耗費(fèi)大量制程時(shí)間及化學(xué)藥劑的成本，進(jìn)而提高制程難度及制作成本。

因此，如何克服上述現(xiàn)有技術(shù)的種種問題，實(shí)已成目前亟欲解決的課題。

發(fā)明內(nèi)容

鑒于上述現(xiàn)有技術(shù)的種種缺失，本發(fā)明提供一種電子封裝件的制法，以節(jié)省制程成本。

本發(fā)明的電子封裝件的制法包括：提供一具有相對(duì)的第一側(cè)及第二側(cè)的第一線路結(jié)構(gòu)，且該第一線路結(jié)構(gòu)包含有第一線路層；形成多個(gè)導(dǎo)電柱于該第一線路結(jié)構(gòu)的第一側(cè)上，且于該第一線路結(jié)構(gòu)的第一側(cè)上結(jié)合第一電子元件，其中，該導(dǎo)電柱與該第一電子元件電性連接該第一線路層；形成絕緣層于該第一線路結(jié)構(gòu)的第一側(cè)上，以令該絕緣層包覆該導(dǎo)電柱與該第一電子元件；形成第二線路結(jié)構(gòu)于該第一線路結(jié)構(gòu)的第二側(cè)上，且該第二線路結(jié)構(gòu)包含有電性連接該第一線路層的第二線路層；設(shè)置第二電子元件于該第二線路結(jié)構(gòu)上，且令該電子元件電性連接該第二線路層；形成封裝層于該第二線路結(jié)構(gòu)上，以包覆該第二電子元件；以及移除部分該絕緣層，以外露該導(dǎo)電柱的部分表面。

前述的電子封裝件的制法中，該導(dǎo)電柱的材質(zhì)為焊錫材料或金屬材料。

前述的電子封裝件的制法中，該第一電子元件的部分表面外露于該絕緣層。

前述的電子封裝件的制法中，還包括移除部分該封裝層，以令該第二電子元件的部分表面外露于該封裝層。