[發明專利]一種等離子刻蝕設備

有效

• 申請號: 201710045892.0
• 申請日: 2017-01-20
• 公開（公告）號: CN106653595B
• 公開（公告）日: 2019-05-21
• 發明（設計）人: 尤春;劉維維;沙云峰
• 申請（專利權）人: 無錫中微掩模電子有限公司
• 主分類號: H01L21/3065
• 分類號: H01L21/3065;H01L21/67
• 代理公司: 常州佰業騰飛專利代理事務所(普通合伙) 32231
• 代理人: 張榮

本發明公開了一種等離子刻蝕設備，包括反應腔室，反應腔室內設置相對平行放置的正電極板和負電極板，反應腔室左側設置有氣體入口，反應腔室右下側處設置有氣體出口和掩膜版；所述負電極板設置于反應腔室的上方，所述負電極板和掩膜版相互連接，掩膜版位于負電極板的下方，掩膜版的版面朝下；所述正電極板設置于反應腔室的下方，與掩膜版相對。本發明掩模版的表面朝下，顆粒在處理過程中不會落下，避免了圖形未被刻蝕出或圖形未被完全刻蝕的發生。

技術領域

本發明屬于等離子刻蝕技術領域，具體涉及一種等離子刻蝕設備。

背景技術

半導體集成電路制作過程通常需要經過多次光刻工藝，在半導體晶體表面的介質層上開鑿各種摻雜窗口、電極接觸孔或在導電層上刻蝕金屬互連圖形。光刻工藝需要一整套(一般需要10到30塊掩模)相互間能精確套準的、具有特定幾何圖形的掩模，簡稱掩模版。掩模版是光刻工藝中復印光致抗蝕掩蔽層的“印相底片”，通過光刻工藝可以將掩模版上的圖形轉移到硅片上。

掩模是高純精密度石英或玻璃材料構成的薄片，上面刻制了集成電路芯片的線路圖。掩模的制作過程主要分為曝光、顯影、刻蝕、清洗四個工序。其作用如下：

曝光：通過計算機輔助技術將設計公司設計出來的集成電路版圖轉換成曝光設備可識別的數據格式，并據此對光致抗蝕劑(感光膠)進行曝光，產生光化學反應。

顯影：利用感光膠在曝光后對于顯影液溶解度變化的原理，使得感光膠下的被蝕刻層裸露出來。

蝕刻：將裸露出來的被蝕刻層去除。

清洗：去除未曝光的感光膠和顆粒，確保顆粒數量和大小在出貨規范內，避免顆粒對晶圓廠曝光造成缺陷

曝光在掩模制作的等離子刻蝕工藝中，通過活性離子對襯底的物理轟擊和化學反應雙重作用刻蝕鉻層(Cr)或相移層(鉬硅合金Mosi)刻蝕后經常在掩模表面發現顆粒(尤其是在接觸孔處)。因為這些顆粒處于接觸孔處，所以這些顆粒在后續工藝處理后通常很難去除；并且這些顆粒會引起許多缺陷，導致金屬層殘留。

常規等離子刻蝕設備結構如圖1所示。當刻蝕鉻層(Cr)或鉬硅合金(Mosi)時，制程氣體從左至右通過。在射頻電源的作用下，蝕刻氣體被電離，成為等離子體，并在掩模板的表面與被刻蝕金屬(例如鉻或鉬硅合金)接觸，然后發生化學反應。這種方法存在以下缺點：因為掩模版的表面在上方，所以顆粒會在加工過程中下落，阻礙刻蝕氣體與被蝕刻金屬接觸，導致圖形未被刻蝕出或圖形未被完全刻蝕的發生。

所以開發一種等離子刻蝕設備，該設備能夠容易去除掩模接觸孔處的顆粒，降低接觸孔掩模產品的缺陷例如Cr殘留等，增加產品的良率，減少不合格產品從而降低制作時間和金錢成本具有重大的意義。

發明內容

本發明的目的是克服現有技術中等離子刻蝕設備掩模板接觸孔處顆粒去除困難，刻蝕圖形無法完全刻蝕等缺點，提供一種等離子刻蝕設備。

根據本發明的第一個方面，本發明提供了一種等離子刻蝕設備，包括反應腔室，反應腔室內設置相對平行放置的正電極板和負電極板；反應腔室左側設置有氣體入口，反應腔室右下角處設置有氣體出口；所述負電極板設置于反應腔室上方，所述負電極板和掩膜版通過真空吸附連接，掩膜版位于負電極板的下方，掩膜版版面朝下；所述正電極板設置于反應腔室下方，與掩膜版相對。

本發明所述的等離子刻蝕設備，其進一步技術方案可以是所述負電極板上設置有氣孔，真空通過負電極板上的氣孔把負電極板和掩膜版吸附連接。

本發明所述的等離子刻蝕設備，其進一步技術方案可以是所述正電極板的板面下側面連接有導線，導線通過反應腔室接地。導線與電極板可以采取冷壓或者鍍錫的模式連接。

本發明所述的等離子刻蝕設備，其進一步技術方案可以是所述負電極板的板面上側面連接有導線，導線與射頻電源連接。導線與電極板可以采取冷壓或者鍍錫的模式連接。