[發(fā)明專利]一種硅的深溝槽形成方法和半導(dǎo)體結(jié)構(gòu)

在審

• 申請?zhí)枺?/td>: 201710038632.0
• 申請日: 2017-01-19
• 公開（公告）號: CN106876322A
• 公開（公告）日: 2017-06-20
• 發(fā)明（設(shè)計）人: 鄒浩;丁振宇;夏愛華;劉志攀;陳幸
• 申請（專利權(quán)）人: 武漢新芯集成電路制造有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/311;H01L29/06
• 代理公司: 北京輕創(chuàng)知識產(chǎn)權(quán)代理有限公司11212
• 代理人: 楊立,陳璐

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，特別涉及一種硅的深溝槽形成方法和半導(dǎo)體結(jié)構(gòu)。

背景技術(shù)

半導(dǎo)體技術(shù)正持續(xù)朝向縮小外觀尺寸的方向發(fā)展，持續(xù)縮小至65納米、45納米甚至更小。伴隨著半導(dǎo)體制造技術(shù)的發(fā)展線寬越來越小，光刻圖形線寬對芯片制造過程中的電性的影響也越來越明顯。

當(dāng)前硅的深溝在往更小更深的方向發(fā)展的過程中,光刻圖形的小線寬可以通過光刻膠的厚度來調(diào)節(jié)，但是如果在減薄光刻膠厚度的基礎(chǔ)上實現(xiàn)了小線寬光刻，后續(xù)刻蝕又會出現(xiàn)光刻膠的厚度無法滿足保護被刻蝕物體的現(xiàn)象。在滿足刻蝕保護所需光刻膠厚度的前提下，光刻圖形的線寬卻又無法向更小的尺寸發(fā)展。

發(fā)明內(nèi)容

本發(fā)明提供了一種硅的深溝槽形成方法和半導(dǎo)體結(jié)構(gòu)，解決以上所述技術(shù)問題。

本發(fā)明解決上述技術(shù)問題的技術(shù)方案如下：一種硅的深溝槽形成方法，包括以下步驟：

步驟1，在半導(dǎo)體硅晶片上沉積硬質(zhì)掩膜層；

步驟2，對所述硬質(zhì)掩膜層的預(yù)設(shè)區(qū)域進行刻蝕直到露出所述半導(dǎo)體硅晶片，在所述硬質(zhì)掩膜層中形成至少一個縱切面為倒梯形的圖形；

步驟3，以所述硬質(zhì)掩膜層為掩膜刻蝕所述半導(dǎo)體硅晶片,在所述半導(dǎo)體硅晶片中與所述倒梯形圖形對應(yīng)位置形成深溝槽；

步驟4，去除所述硬質(zhì)掩膜層，直至露出半導(dǎo)體硅晶片的上表面。

本發(fā)明的有益效果是：通過在半導(dǎo)體硅晶片上沉積硬質(zhì)掩膜層，并在硬質(zhì)掩膜層預(yù)設(shè)區(qū)域形成至少一個縱切面為倒梯形的圖形，以所述縱切面為倒梯形圖形的硬質(zhì)掩膜層為掩膜，不僅可以實現(xiàn)光刻圖形的小線寬而且可以有效的保護被刻蝕的半導(dǎo)體硅晶片，因此可以刻蝕出更小和更深的硅溝槽。

在上述技術(shù)方案的基礎(chǔ)上，本發(fā)明還可以做如下改進。

進一步，步驟1中，所述硬質(zhì)掩膜層為PETEOS薄膜或氮化硅薄膜。

采用上述進一步方案的有益效果是：采用PETEOS薄膜或者氮化硅薄膜可以實現(xiàn)小線寬的光刻圖形，而且還具有很好的抗刻蝕能力，可以更好的保護被刻蝕的半導(dǎo)體硅晶片。

進一步，步驟1中，當(dāng)所述硬質(zhì)掩膜層為PETEOS薄膜時，采用等離子體增強化學(xué)氣相沉積方法沉積所述PETEOS薄膜；或者當(dāng)所述硬質(zhì)掩膜層為氮化硅薄膜時，采用低壓化學(xué)氣相沉積方法沉積所述氮化硅薄膜。

采用上述進一步方案的有益效果是：等離子體增強化學(xué)氣相沉積方法沉積PETEOS薄膜成本低，薄膜質(zhì)量好，采用低壓化學(xué)氣相沉積方法生長的氮化硅密度高，不易被氫氟酸腐蝕，廣泛應(yīng)用于集成電路芯片工藝的硬質(zhì)掩膜層。

進一步，步驟2中,采用干法刻蝕方法在所述硬質(zhì)掩膜層中形成所述至少一個縱切面為倒梯形的圖形。

進一步，步驟3中，采用干法刻蝕方法在所述半導(dǎo)體硅晶片中形成所述深溝槽。

采用上述進一步方案的有益效果是：干法刻蝕得到的圖形精度高，不會出現(xiàn)濕法腐蝕產(chǎn)生的側(cè)腐蝕，保證了圖形的完整性。

進一步，所述倒梯形圖形的底部寬度范圍為35nm～100nm，所述倒梯形圖形頂部寬度范圍為125nm～200nm，所述倒梯形圖形的高度范圍為250nm～350nm。

采用上述進一步方案的有益效果是：以上述圖形尺寸的硬質(zhì)掩膜層作為掩膜能得到小且深的溝槽。

進一步，所述深溝槽的寬度范圍為70nm～90nm，所述深溝槽的深度范圍

為2000nm～2500nm。

采用上述進一步方案的有益效果是：更小和更深的硅溝槽工藝能應(yīng)用于BSI(背照式CMOS傳感器)產(chǎn)品，提高BSI產(chǎn)品光學(xué)隔絕性能。

為了解決本發(fā)明的技術(shù)問題，還提供了一種半導(dǎo)體結(jié)構(gòu)，包括半導(dǎo)體硅晶片，以及采用所述硅的深溝槽形成方法在所述半導(dǎo)體硅晶片上形成的深溝槽。

進一步，所述溝槽的寬度范圍為70nm～90nm，所述溝槽的深度范圍為2000nm～2500nm。

進一步，一種背照式CMOS傳感器，所述傳感器包括所述硅的深溝槽半導(dǎo)體結(jié)構(gòu)。

采用上述進一步方案的有益效果是：本發(fā)明的進一步技術(shù)方案形成的硅深溝工藝產(chǎn)品主要應(yīng)用于BSI(背照式CMOS傳感器)產(chǎn)品，這種深溝工藝能夠帶來更好的光學(xué)隔絕性能，通過并且過縮小溝槽間隙距離能夠提高單位面積內(nèi)提高像素點的數(shù)目。

附圖說明

圖1為本發(fā)明實施例一種硅的深溝槽形成方法流程示意圖；

圖2為圖1實施例中半導(dǎo)體硅晶片上生長的硬質(zhì)掩膜層的剖面示意圖；

圖3為圖1實施例中半導(dǎo)體硅晶片上形成倒梯形圖形的剖面示意圖；