[發明專利]陣列基板、陣列基板的驅動方法、制備方法和顯示裝置

有效

• 申請號: 201710030511.1
• 申請日: 2017-01-16
• 公開（公告）號: CN106647079B
• 公開（公告）日: 2019-02-15
• 發明（設計）人: 蔣學兵;高吉磊
• 申請（專利權）人: 京東方科技集團股份有限公司;合肥鑫晟光電科技有限公司
• 主分類號: G02F1/1362
• 分類號: G02F1/1362;G02F1/1368
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 楊靜

本發明實施例公開了一種陣列基板、陣列基板的驅動方法、陣列基板的制備方法以及顯示裝置。所述陣列基板包括多個像素單元，每個像素單元包括薄膜晶體管和像素電極，所述薄膜晶體管包括柵極線、源極和漏極，所述源極與像素電極相連；其中，所述柵極線和所述源極在垂直于陣列基板的正投影方向上具有第一重疊區域；每個像素單元還包括附加條，所述附加條被設置為和所述源極在正投影方向上具有第二重疊區域。

技術領域

本發明的實施例涉及一種陣列基板、一種陣列基板的驅動方法、一種陣列基板的制備方法以及一種顯示裝置。

背景技術

在基于薄膜晶體管(Thin Film Transistor)的液晶顯示器(Liquid CrystalDisplay)中，包括多個像素單元，每個像素單元包括像素電極和薄膜晶體管，其中薄膜晶體管作為該像素單元的驅動元件。在這種像素結構中，當柵極電壓V_g從導通電壓改變為關斷電壓時，導致像素電壓V_p的跳變，跳變電壓為ΔV_p。這種跳變電壓ΔV_p的存在導致顯示裝置的顯示屏出現畫面閃爍(Fliker)和畫面灰度不均勻(Mura)等顯示不良。在傳統的陣列基板中，通過降低薄膜晶體管的柵極-源極交疊面積、增加柵極絕緣層的厚度等方法來降低跳變電壓ΔV_p，但是傳統技術方案存在會引起源極線斷開、陣列基板的制作難度增大等問題。

發明內容

本發明的至少一個實施例提供了一種陣列基板、一種陣列基板的驅動方法、一種陣列基板的制備方法以及一種顯示裝置，以克服或緩解以上技術問題。

根據本發明的一個方面，提出了一種陣列基板，所述陣列基板包括多個像素單元，每個像素單元包括薄膜晶體管和像素電極，所述薄膜晶體管包括柵極線、源極和漏極，所述源極與像素電極相連；

其中，所述柵極線和所述源極在正投影方向上具有第一重疊區域；每個像素單元還包括附加條，所述附加條被設置為和所述源極在垂直于陣列基板的正投影方向上具有第二重疊區域。

例如，所述附加條可以與所述柵極線的延伸方向基本平行，并且與所述柵極線之間的距離大于或等于5μm。

例如，所述第一重疊區域的面積可以與所述第二重疊區域的面積相等。

例如，所述第二重疊區域沿源極延伸方向上的長度可以在18μm～25μm的范圍內。

例如，所述附加條可以與所述柵極線同層設置。

例如，所述附加條可以與所述像素電極同層設置。

根據本發明實施例的另一方面，還提供了一種顯示裝置，包括根據本發明實施例的陣列基板。

根據本發明實施例的另一方面，還提供了一種根據本發明實施例的陣列基板的驅動方法，包括：

當施加到柵極線的電壓從第一電壓變為第二電壓時，施加到所述附加條的電壓從第三電壓變為第四電壓，其中，第一電壓與第二電壓的差值同第三電壓與第四電壓的差值二者符號相反。

例如，第一電壓與第二電壓的差值的絕對值可以同第三電壓與第四電壓的差值的絕對值相等。

根據本發明實施例的另一方面，還提供了一種陣列基板的制備方法，可以包括：

形成公共電極層；

形成柵極線和柵極絕緣層；

形成有源層、源極和漏極；以及

形成像素電極；

其中，還包括形成附加條。

例如，所述附加條可以被形成為與所述柵極線同層。

例如，所述附加條可以被形成為與所述像素電極同層。