[發明專利]一種芯片封裝體及其方法、芯片、錄像設備及電子設備

有效

• 申請號: 201710028822.4
• 申請日: 2017-01-16
• 公開（公告）號: CN106876285B
• 公開（公告）日: 2018-09-21
• 發明（設計）人: 朱國鐘;梁明亮;莫昌文;許夏輝
• 申請（專利權）人: 建榮半導體（深圳）有限公司;建榮集成電路科技（珠海）有限公司;珠海煌榮集成電路科技有限公司
• 主分類號: H01L21/56
• 分類號: H01L21/56;H01L23/31;H01L23/48
• 代理公司: 深圳市六加知識產權代理有限公司 44372
• 代理人: 宋建平

1.一種芯片封裝體，其特征在于，包括存儲芯片及邏輯芯片，所述邏輯芯片包括第一排引腳組及與所述第一排引腳組相對的第二排引腳組，所述第一排引腳組及第二排引腳組至少包括與所述存儲芯片的各個引腳一一對應連接的若干引腳，并且所述第一排引腳組的一端還設置有至少一個冗余數據引腳；

其中，所述存儲芯片包括兩排引腳組，位于所述存儲芯片中一排引腳組的一端的數據引腳需要與位于所述邏輯芯片的第一排引腳或第二排引腳中部的數據引腳連線時，所述冗余數據引腳用于與所述存儲芯片中一排引腳組的一端的數據引腳連線，并懸空位于所述邏輯芯片的第一排引腳或第二排引腳中部的數據引腳。

2.根據權利要求1所述的芯片封裝體，其特征在于，

所述第一排引腳組的另一端設置有至少一個冗余數據引腳；

或者，

所述第二排引腳組的一端設置有至少一個冗余數據引腳；

或者，

所述第二排引腳組的另一端設置有至少一個冗余數據引腳。

3.根據權利要求1或2所述的芯片封裝體，其特征在于，所述存儲芯片封裝于所述第一排引腳組與所述第二排引腳組之間。

4.根據權利要求3所述的芯片封裝體，其特征在于，所述存儲芯片的引腳方式為雙排直列。

5.根據權利要求3所述的芯片封裝體，其特征在于，所述存儲芯片包括SDR SDRAM芯片或DDR SDRAM芯片。

6.一種芯片，應用于與存儲芯片封裝，其特征在于，所述芯片包括第一排引腳組及與所述第一排引腳組相對的第二排引腳組，所述第一排引腳組的一端設置有至少一個冗余數據引腳，其中，所述存儲芯片包括兩排引腳組，位于所述存儲芯片中一排引腳組的一端的數據引腳需要與位于所述芯片的第一排引腳或第二排引腳中部的數據引腳連線時，所述冗余數據引腳用于與所述存儲芯片中一排引腳組的一端的數據引腳連線，并懸空位于所述芯片的第一排引腳或第二排引腳中部的數據引腳。

7.根據權利要求6所述的芯片，其特征在于，

所述第一排引腳組的另一端設置有至少一個冗余數據引腳；

或者，

所述第二排引腳組的一端設置有至少一個冗余數據引腳；

或者，

所述第二排引腳組的另一端設置有至少一個冗余數據引腳。

8.一種芯片封裝方法，其特征在于，包括：

在邏輯芯片的第一排引腳組的一端設置至少一個冗余數據引腳；

將所述邏輯芯片與存儲芯片進行封裝，其中，所述存儲芯片包括兩排引腳組，位于所述存儲芯片中一排引腳組的一端的數據引腳需要與位于所述邏輯芯片的第一排引腳或第二排引腳中部的數據引腳連線時，所述冗余數據引腳用于與所述存儲芯片中一排引腳組的一端的數據引腳連線，并懸空位于所述邏輯芯片的第一排引腳或第二排引腳中部的數據引腳。

9.根據權利要求8所述的方法，其特征在于，所述方法還包括：

在所述邏輯芯片的第一排引腳組的另一端設置至少一個冗余數據引腳；

或者，

在所述邏輯芯片的第二排引腳組的一端設置至少一個冗余數據引腳；

或者，

在所述邏輯芯片的第二排引腳組的另一端設置至少一個冗余數據引腳。

10.根據權利要求8或9所述的方法，其特征在于，所述將所述邏輯芯片與存儲芯片進行封裝，包括：

將所述存儲芯片封裝于所述邏輯芯片的第一排引腳組與所述邏輯芯片的第二排引腳組之間。

11.一種錄像設備，其特征在于，包括如權利要求1至5任一項所述的芯片封裝體。

12.一種電子設備，其特征在于，包括如權利要求1至5任一項所述的芯片封裝體。