[發(fā)明專利]半導(dǎo)體存儲裝置有效
| 申請?zhí)枺?/td> | 201710028465.1 | 申請日： | 2017-01-13 |
| 公開（公告）號： | CN107818807B | 公開（公告）日： | 2021-06-29 |
| 發(fā)明（設(shè)計(jì)）人： | 松岡史宜 | 申請（專利權(quán)）人： | 東芝存儲器株式會社 |
| 主分類號： | G11C11/16 | 分類號： | G11C11/16 |
| 代理公司： | 北京市中咨律師事務(wù)所 11247 | 代理人： | 徐健;段承恩 |
| 地址： | 日本*** | 國省代碼： | 暫無信息 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 半導(dǎo)體 存儲 裝置 | ||
1.一種半導(dǎo)體存儲裝置，具備：
第1存儲單元，其包括第1可變電阻元件，配置在沿第1方向延伸的第1布線和沿與所述第1方向交叉的第2方向延伸的第2布線之間，能夠存儲第1數(shù)據(jù)或者第2數(shù)據(jù)；
所述第1布線和所述第2布線，所述第1布線連接于所述第1存儲單元的一端，所述第2布線連接于所述第1存儲單元的另一端；
第1驅(qū)動電路，其能夠?qū)λ龅?布線和所述第2布線的一方施加第1電壓，并且能夠?qū)λ龅?布線和所述第2布線中的另一方施加與所述第1電壓不同的第2電壓；以及
第1控制電路，其將控制所述第1數(shù)據(jù)的寫入的第1信號和控制所述第2數(shù)據(jù)的寫入的第2信號發(fā)送給所述第1驅(qū)動電路，
所述第1驅(qū)動電路基于所述第1數(shù)據(jù)和所述第1信號，對所述第1布線施加所述第1電壓，對所述第2布線施加所述第2電壓，基于所述第2數(shù)據(jù)和所述第2信號，對所述第2布線施加所述第1電壓，對所述第1布線施加所述第2電壓，來切換施加電壓的極性。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲裝置，還具有：
第2存儲單元，其包括第2可變電阻元件，配置在沿所述第1方向延伸的第3布線和沿與所述第1方向交叉的所述第2方向延伸的第4布線之間，能夠存儲所述第1數(shù)據(jù)或者所述第2數(shù)據(jù)；
所述第3布線和所述第4布線，所述第3布線連接于所述第2存儲單元的一端，所述第4布線連接于所述第2存儲單元的另一端；以及
第2驅(qū)動電路，其能夠?qū)λ龅?布線和所述第4布線的一方施加所述第1電壓，并且能夠?qū)λ龅?布線和所述第4布線中的另一方施加所述第2電壓，
所述第1控制電路將所述第1信號和所述第2信號發(fā)送給所述第1驅(qū)動電路和所述第2驅(qū)動電路，
在向所述第1可變電阻元件寫入所述第1數(shù)據(jù)、向所述第2可變電阻元件寫入所述第2數(shù)據(jù)的情況下，基于分別施加于所述第1布線和所述第2布線的所述第1電壓和所述第2電壓來向所述第1電阻元件供給第1電流的第1期間、與基于分別施加于所述第3布線和所述第4布線的所述第2電壓和所述第1電壓來向所述第2電阻元件供給第2電流的第2期間至少一部分重疊，所述第1期間的長度與所述第2期間的長度不同。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲裝置，還具有：
第3布線和第4布線，其連接于所述第1驅(qū)動電路；
第1電路，其包括連接所述第1布線與所述第3布線的第1開關(guān)元件；以及
第2電路，其包括連接所述第2布線與所述第4布線的第2開關(guān)元件。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲裝置，
所述第1驅(qū)動電路具有：向所述第1布線傳輸所述第1電壓的第1開關(guān)元件；向所述第2布線傳輸所述第2電壓的第2開關(guān)元件；向所述第1布線傳輸所述第2電壓的第3開關(guān)元件；以及向所述第2布線傳輸所述第1電壓的第4開關(guān)元件，
所述第1驅(qū)動電路基于所述第1數(shù)據(jù)和所述第1信號，使所述第1開關(guān)元件和所述第2開關(guān)元件成為導(dǎo)通狀態(tài)，使所述第3開關(guān)元件和所述第4開關(guān)元件成為截止?fàn)顟B(tài)，基于所述第2數(shù)據(jù)和所述第2信號，使所述第1開關(guān)元件和所述第2開關(guān)元件成為截止?fàn)顟B(tài)，使所述第3開關(guān)元件和所述第4開關(guān)元件成為導(dǎo)通狀態(tài)。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲裝置，
還具有數(shù)據(jù)緩沖器，該數(shù)據(jù)緩沖器保持1比特的數(shù)據(jù)，向所述第1驅(qū)動電路傳輸所述1比特的數(shù)據(jù)。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲裝置，還具有：
第1開關(guān)元件，其包含于所述第1存儲單元；以及
第1解碼電路，其對地址信號進(jìn)行解碼，基于所述地址信號的解碼結(jié)果，使所述第1開關(guān)元件成為導(dǎo)通狀態(tài)，
所述第1可變電阻元件的一端連接于所述第1布線，所述第1可變電阻元件的另一端經(jīng)由所述第1開關(guān)元件連接于所述第2布線。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲裝置，
還具有第1解碼電路，該第1解碼電路對地址信號進(jìn)行解碼，基于所述地址信號的解碼結(jié)果，控制所述第1控制電路。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于東芝存儲器株式會社，未經(jīng)東芝存儲器株式會社許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201710028465.1/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
