[發明專利]一種集成電路測試系統總定時準確度測量裝置和方法有效

申請號：	201710024534.1	申請日：	2017-01-11
公開（公告）號：	CN106841982B	公開（公告）日：	2018-05-22
發明（設計）人：	周厚平;楊志文;李軒冕	申請（專利權）人：	中國船舶重工集團公司第七〇九研究所
主分類號：	G01R31/28	分類號：	G01R31/28
代理公司：	武漢河山金堂專利事務所(普通合伙) 42212	代理人：	胡清堂
地址：	430205 湖北省武漢市***	國省代碼：	湖北;42
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	一種集成電路測試系統定時準確度測量裝置方法
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

本發明公開一種集成電路測試系統總定時準確度測量裝置和方法，其裝置包括能依次與集成電路測試系統的各個通道連接的采樣測量模塊、與采樣測量模塊的輸入端連接的外部參考時鐘模塊、與采樣測量模塊連接的數據處理模塊；其中，外部參考時鐘模塊輸出的參考時鐘序列的周期為所述通道輸出的數據序列的周期的整數倍；采樣測量模塊在參考時鐘的上升沿/下降沿開始測量每個通道的數據序列；數據處理模塊根據采樣測量模塊測量到的所有通道的數據序列確定總定時準確度。該裝置通過在參考時鐘的上升/下降沿觸發下測量每個通道的數據序列，對測量的數據序列進行準確定時，將表征通道并行定時參數轉換成串行測量參數，能提高測量結果準確度和可信度。

技術領域

本發明涉及一種測量方法和系統，具體涉及一種集成電路測試系統總定時準確度測量裝置和方法。

背景技術

集成電路測試系統一般具有數百或數千個統一控制但資源完全獨立和冗余的數字通道，其可以同步發出指定的信號序列用于集成電路的測試。其中，集成電路測試系統總定時準確度是反映測試系統的信號驅動或者比較沿是否在預期的時間范圍內到達，各信號之間的相對時間是否準確的時間參數。

當前對集成電路測試系統的總定時準確度的測量一般通過系統內部自測量的方法以及通過通道間分別兩兩互相參考測量其差異并合成不確定度的方法。前者由于整個測量過程由內部部件完成，且是利用內部未測量的測量單元去測量另外一個未測量單元，同時整個過程無標準儀表或其他可溯源設備，因此測量結果的可信度不高。后者利用單個通道的短期穩定性作為參考，其他通道與該通道進行比較測量；但是由于參考通道是測試系統的一個普通的通道，其穩定性沒有定量的評測，也沒有量化的指標，所以準確度也不高。

發明內容

有鑒于此，有必要提供一種能提高總定時準確度測量可信度和準確度的集成電路測試系統總定時準確度測量裝置和方法。

一種集成電路測試系統總定時準確度測量裝置，包括能依次與集成電路測試系統的各個通道連接的采樣測量模塊、與采樣測量模塊的輸入端連接的外部參考時鐘模塊、與采樣測量模塊連接的數據處理模塊；其中，外部參考時鐘模塊輸出的參考時鐘序列的周期為所述通道輸出的數據序列的周期的整數倍；采樣測量模塊在參考時鐘的上升沿/下降沿開始測量每個通道的數據序列；數據處理模塊根據采樣測量模塊測量到的所有通道的數據序列確定總定時準確度。

以及一種集成電路測試系統總定時準確度測量方法，具體步驟如下：

步驟1：將采樣測量模塊的輸入端與集成電路測試系統的一個通道連接，并將通道的輸出設置為預設周期的數據序列，同時將外部參考時鐘模塊輸出的參考時鐘序列的周期設為通道輸出的數據序列的周期的整數倍；

步驟2：將采樣測量模塊設置在參考時鐘的上升沿/下降沿開始測量所述通道的數據序列；

步驟3：測量完成后，將采樣測量模塊的輸入端與集成電路測試系統的下一個通道連接，轉入步驟2；直到所有通道的數據序列測量完成；

步驟4：數據處理模塊根據采樣測量模塊測量到的所有通道的數據序列確定總定時準確度。

本發明的集成電路測試系統總定時準確度測量裝置和方法通過在參考時鐘的上升/下降沿的觸發下測量每個通道的數據序列，對測量的數據序列進行準確定時，將表征通道并行定時參數轉換成轉行測量參數，能提高測量的可操作性以及測量結果的準確度和可信度。

附圖說明

圖1為集成電路測試系統總定時準確度測量裝置；

圖2為集成電路測試系統總定時準確度測量方法的流程圖；

圖3為數據處理模塊的結構框圖；

圖4A為眼圖的合成示意圖；

圖4B為復合眼圖的示意圖。