[發明專利]布局檢查系統及方法

有效

• 申請號: 201710023963.7
• 申請日: 2017-01-13
• 公開（公告）號: CN107103108B
• 公開（公告）日: 2022-05-10
• 發明（設計）人: 謝曜任;劉凱明
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G06F30/392
• 分類號: G06F30/392
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

本發明的實施例提供一種布局檢查方法，包括以下操作。將指示互連層的布局圖案的組分配給電路，以確定電路的布局約束。從用于電路的布局設計中提取布局圖案。將布局圖案與布局約束比較。在布局圖案滿足布局約束的情況下生成用于電路的制造的指示布局設計的數據。本發明的實施例還提供了一種布局檢查系統。

技術領域

本發明的實施例涉及半導體領域，更具體地涉及布局檢查系統及方法。

背景技術

在半導體制造工藝中，有時通過多布局圖案來形成單層以增加層的空間分辨率。多布局圖案的每一個都分配給不同的組。例如，由電路設計者或布局設計者通過執行軟件程序來執行這種分配。

發明內容

本發明的實施例提供了一種布局檢查方法，包括：將指示互連層的布局圖案的多個組分配給電路，以確定所述電路的布局約束；從用于所述電路的布局設計中提取多個布局圖案；比較所述布局圖案與所述布局約束；以及在所述布局圖案滿足所述布局約束的情況下，生成用于所述電路的制造的指示所述布局設計的數據。

本發明的實施例還提供了一種布局檢查系統，包括：存儲器，配置為存儲計算機程序代碼；以及處理器，配置為執行所述存儲器中的計算機程序代碼以：從用于電路的布局設計中提取多個布局圖案；提取用于所述電路的布局約束，以與所述布局圖案比較，其中，所述布局約束配置為以第一預定順序將指示互連層的布局圖案的多個組分配給所述電路；和在所述布局圖案滿足所述布局約束的情況下，生成用于所述電路的制造的指示所述布局設計的數據。

本發明的實施例還提供了一種布局檢查方法，包括：將指示互連層的布局圖案的多個組分配給電路，以確定所述電路的布局約束，其中，將所述組中的第一組分配給所述電路中的第一元件的第一端子；從用于所述電路的布局設計中提取多個布局圖案；比較所述布局圖案與所述布局約束；以及在所述布局圖案滿足所述布局約束的情況下，生成用于所述電路的制造的指示所述布局設計的數據。

附圖說明

當結合附圖進行閱讀時，根據下面詳細的描述可以最好地理解本發明的各個實施例。應該注意，根據工業中的標準實踐，各種部件沒有被按比例繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。

圖1是根據本發明的各個實施例的設計系統的示意圖；

圖2A是根據本發明的各個實施例的電路的示意圖；

圖2B是根據本發明的一些實施例的指示圖2A中的電路的網表文件中的預定描述；

圖2C是示出了根據本發明的各個實施例的與圖2A中的電路對應的布局設計的示意圖；

圖3是根據本發明的各個實施例的使用圖1中的設計系統的設計方法的流程圖；

圖4是根據本發明的各個實施例的圖3中的方法的操作的流程圖；

圖5A示出了根據本發明的各個實施例的包括用于圖2A中的電路的布局約束(layout constraints)的預定描述；

圖5B是示出了根據本發明的各個實施例的與圖2A中的電路對應的布局設計以及布局設計的布局圖案的示意圖；

圖6A示出了根據本發明的各個實施例的包括用于圖2A中的電路的布局約束的預定描述；

圖6B是示出了根據本發明的各個實施例的圖5B中的布局設計以及布局設計的布局圖案的示意圖；

圖7A示出了根據本發明的可選實施例的包括用于圖2A中的電路的布局約束的預定描述；

圖7B是示出了根據本發明的可選實施例的圖5B中的布局設計以及布局設計的布局圖案的示意圖；

圖8A示出了根據本發明的一些其他實施例的包括用于圖2A中的電路的布局約束的預定描述；