[發(fā)明專利]布局檢查系統(tǒng)及方法有效
| 申請?zhí)枺?/td> | 201710023963.7 | 申請日: | 2017-01-13 |
| 公開(公告)號: | CN107103108B | 公開(公告)日: | 2022-05-10 |
| 發(fā)明(設(shè)計)人: | 謝曜任;劉凱明 | 申請(專利權(quán))人: | 臺灣積體電路制造股份有限公司 |
| 主分類號: | G06F30/392 | 分類號: | G06F30/392 |
| 代理公司: | 北京德恒律治知識產(chǎn)權(quán)代理有限公司 11409 | 代理人: | 章社杲;李偉 |
| 地址: | 中國臺*** | 國省代碼: | 臺灣;71 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 布局 檢查 系統(tǒng) 方法 | ||
1.一種布局檢查方法,包括:
將指示互連層的布局圖案的多個組分配給電路的第一端子和第二端子,以確定所述電路的布局約束,其中,所述第一端子和所述第二端子被配置為共同作為單個端子工作,與所述第一端子對應(yīng)的所述電路的布局約束和與所述第二端子對應(yīng)的所述電路的布局約束不同;
從用于所述電路的布局設(shè)計中提取多個布局圖案;
比較所述布局圖案與所述布局約束;以及
在所述布局圖案滿足所述布局約束的情況下,生成用于所述電路的制造的指示所述布局設(shè)計的數(shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的方法,其中,將所述多個組中的第一組分配給所述電路中的所述第一端子,并且分配所述多個組包括:
以第一預(yù)定順序?qū)⑺龆鄠€組中的包括所述第一組的至少一個組分配給所述第一端子。
3.根據(jù)權(quán)利要求2所述的方法,其中,所述至少一個組還分配在所述電路的第一元件的第一區(qū)域內(nèi),并且所述第一端子為所述第一元件的端子。
4.根據(jù)權(quán)利要求2所述的方法,其中,將所述多個組中的第二組分配給所述電路中的所述第二端子,并且分配所述多個組還包括:
以第二預(yù)定順序?qū)⑺龆鄠€組中的包括所述第二組的至少一個組分配給所述第二端子。
5.根據(jù)權(quán)利要求1所述的方法,其中,將所述多個組中的第一組分配給所述電路中的所述第一端子,并且分配所述多個組包括:
將以第三預(yù)定順序耦合至所述多個組的頂部組的第一數(shù)量的組分配給所述第一端子,其中,所述第一數(shù)量的組包括所述第一組。
6.根據(jù)權(quán)利要求5所述的方法,其中,將所述多個組中的第二組分配給所述電路中的所述第二端子,并且分配所述多個組還包括:
將以所述第三預(yù)定順序耦合至所述頂部組的第二數(shù)量的組分配給所述第二端子,其中,所述第二數(shù)量的組包括所述第二組。
7.根據(jù)權(quán)利要求6所述的方法,其中,所述第一數(shù)量的組還分配在所述電路的第一元件的第一區(qū)域內(nèi),所述第一端子為所述第一元件的端子,所述第二數(shù)量的組還分配在所述電路的第二元件的第二區(qū)域內(nèi),以及所述第二端子為所述第二元件的端子。
8.根據(jù)權(quán)利要求1所述的方法,其中,將所述多個組中的第一組分配給所述電路中的所述第一端子,并且分配所述多個組包括:
將耦合至所述第一端子的所述多個組中的包括所述第一組的至少一個組分配在所述電路中的第一元件的第一區(qū)域內(nèi),
其中,所述第一端子為所述第一元件的端子。
9.根據(jù)權(quán)利要求8所述的方法,其中,將所述多個組中的第二組分配給所述電路中的所述第二端子,并且分配所述多個組還包括:
將耦合至所述第二端子的所述多個組中的包括所述第二組的至少一個組分配在所述電路中的第二元件的第二區(qū)域內(nèi),
其中,所述第二端子為所述第二元件的端子。
10.根據(jù)權(quán)利要求8所述的方法,其中,從所述布局設(shè)計中提取所述布局圖案包括:
從所述布局設(shè)計中提取所述布局圖案的位于所述第一區(qū)域內(nèi)的至少一個布局圖案。
11.一種布局檢查系統(tǒng),包括:
存儲器,配置為存儲計算機程序代碼;以及
處理器,配置為執(zhí)行所述存儲器中的計算機程序代碼以:
從用于電路的布局設(shè)計中提取多個布局圖案;
提取用于所述電路的布局約束,以與所述布局圖案比較,
其中,所述布局約束配置為以第一預(yù)定順序?qū)⒅甘净ミB層的布局圖案的多個組分配給所述電路的多個端子,其中,所述多個端子被配置為共同作為單個端子工作;和
在所述布局圖案滿足所述布局約束的情況下,生成用于所述電路的制造的指示所述布局設(shè)計的數(shù)據(jù),其中,與所述多個端子的第一端子對應(yīng)的所述布局約束和與所述多個端子的第二端子對應(yīng)的所述布局約束不同。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于臺灣積體電路制造股份有限公司,未經(jīng)臺灣積體電路制造股份有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201710023963.7/1.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。





