[發明專利]改善臨界電壓下滑的金屬氧化物半導體元件及其制造方法

有效

• 申請號: 201710022942.3
• 申請日: 2017-01-12
• 公開（公告）號: CN108305898B
• 公開（公告）日: 2020-11-24
• 發明（設計）人: 黃宗義;林盈秀
• 申請（專利權）人: 立锜科技股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L29/06
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 張一軍;趙靜

1.一種改善臨界電壓下滑的金屬氧化物半導體元件，其特征在于，包含：

一基板，具有一絕緣結構，以定義一元件區，且該基板具有一上表面，其中，沿著與一通道寬度方向平行的一第一剖面線而形成的第一剖視圖視之，該絕緣結構具有一絕緣結構凹陷區，該絕緣結構凹陷區位于該絕緣結構與該元件區沿著該通道寬度方向的交界處，其中，該元件區，于該通道寬度方向上，具有一寬度；

一阱，具有第一導電型，形成于該上表面下的該基板中；

一柵極，形成于該上表面上，于一垂直方向上，該柵極堆棧并連接于該上表面上，其中，沿著與一通道長度方向平行的一第二剖面線而形成的第二剖視圖視之，該柵極位于該元件區中，該通道長度方向垂直于該通道寬度方向，該第二剖面線垂直于該第一剖面線；

一源極與一漏極，各具有第二導電型，于該通道長度方向上，該源極與該漏極位于該柵極下方的外部兩側；

與該源極及該漏極相同導電型的二輕摻雜擴散區，分別位于該柵極下方兩側；以及

一補償摻雜區，具有第一導電型，形成于該上表面下的該基板中，其中，該補償摻雜區大致上沿該通道長度方向與至少部分該絕緣結構凹陷區鄰接；

其中，由沿該第一剖面線而形成的該第一剖視圖視之，該補償摻雜區沿該通道長度方向與該絕緣結構的交界處，于該通道寬度方向上，于該元件區內部與外部，分別具有一摻雜寬度，各該摻雜寬度不大于該寬度的10％；

其中，由沿該第二剖面線而形成的該第二剖視圖視之，該補償摻雜區于該通道長度方向上，自該上表面開始沿著該垂直方向而向下計算所具有的深度，不深于該阱自該垂直方向而向下計算所具有的深度；

藉此，于與該絕緣結構凹陷區鄰接的部分該元件區，于導通操作中，相對于其他元件區，不提早產生反轉層而導通，以改善該金屬氧化物半導體元件的臨界電壓下滑現象。

2.如權利要求1所述的改善臨界電壓下滑的金屬氧化物半導體元件，其中，該補償摻雜區中的第一導電型雜質濃度大于該阱中的第一導電型雜質濃度。

3.如權利要求1所述的改善臨界電壓下滑的金屬氧化物半導體元件，其中，該絕緣結構包括一淺溝槽絕緣結構。

4.如權利要求1所述的改善臨界電壓下滑的金屬氧化物半導體元件，其中，由一俯視圖視之，該補償摻雜區完全覆蓋該元件區與該絕緣結構在該通道長度方向上的接面。

5.一種改善臨界電壓下滑的金屬氧化物半導體元件的制造方法，其特征在于，包含：

提供一基板，其具有一絕緣結構，以定義一元件區，且該基板具有一上表面，其中，沿著與一通道寬度方向平行的一第一剖面線而形成的第一剖視圖視之，該絕緣結構具有一絕緣結構凹陷區，該絕緣結構凹陷區位于該絕緣結構與該元件區沿著該通道寬度方向的交界處，其中，該元件區，于該通道寬度方向上，具有一寬度；

形成一阱，其具有第一導電型，該阱位于該上表面下的該基板中；

形成一柵極，其位于該上表面上，且于一垂直方向上，該柵極堆棧并連接于該上表面上，其中，沿著與一通道長度方向平行的一第二剖面線而形成的第二剖視圖視之，該柵極位于該元件區中，該通道長度方向垂直于該通道寬度方向，該第二剖面線垂直于該第一剖面線；

形成一源極與一漏極，其各具有第二導電型，且于該通道長度方向上，該源極與該漏極位于該柵極下方的外部兩側；

形成與該源極及該漏極相同導電型的二輕摻雜擴散區，其分別位于該柵極下方兩側；以及

形成一補償摻雜區，其具有第一導電型，該補償摻雜區位于該上表面下的該基板中，其中，該補償摻雜區大致上沿該通道長度方向與至少部分該絕緣結構凹陷區鄰接；

其中，由沿該第一剖面線而形成的該第一剖視圖視之，該補償摻雜區沿該通道長度方向與該絕緣結構的交界處，于該通道寬度方向上，于該元件區內部與外部，分別具有一摻雜寬度，各該摻雜寬度不大于該寬度的10％；

其中，由沿該第二剖面線而形成的該第二剖視圖視之，該補償摻雜區于該通道長度方向上，自該上表面開始沿著該垂直方向而向下計算所具有的深度，不深于該阱自該垂直方向而向下計算所具有的深度；

藉此，于與該絕緣結構凹陷區鄰接的部分該元件區，于導通操作中，相對于其他元件區，不提早產生反轉層而導通，以改善該金屬氧化物半導體元件的臨界電壓下滑現象。