[發明專利]改善臨界電壓下滑的金屬氧化物半導體元件及其制造方法

有效

• 申請號: 201710022942.3
• 申請日: 2017-01-12
• 公開（公告）號: CN108305898B
• 公開（公告）日: 2020-11-24
• 發明（設計）人: 黃宗義;林盈秀
• 申請（專利權）人: 立锜科技股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L29/06
• 代理公司: 中原信達知識產權代理有限責任公司 11219
• 代理人: 張一軍;趙靜

本發明提出一種改善臨界電壓下滑的金屬氧化物半導體元件及其制造方法，其包含：阱、絕緣結構、柵極、二輕摻雜擴散區、源極、漏極與補償摻雜區。補償摻雜區大致上沿通道長度方向與至少部分絕緣結構凹陷區鄰接。由剖視圖視之，補償摻雜區沿通道長度方向與絕緣結構的交界處，于通道寬度方向上，于元件區內部與外部，分別具有摻雜寬度，各摻雜寬度不大于寬度的10％。由剖視圖視之，補償摻雜區于通道長度方向上，自上表面開始沿著垂直方向而向下計算的深度，不深于阱自垂直方向而向下計算的深度。

技術領域

本發明涉及一種改善臨界電壓下滑的金屬氧化物半導體元件及其制造方法，特別是指一種利用沿通道長度方向而與絕緣結構凹陷區鄰接的補償摻雜區，以改善金屬氧化物半導體元件的臨界電壓下滑現象。

背景技術

現有金屬氧化物半導體(metal oxide semiconductor,MOS)元件有一缺點：若是此現有金屬氧化物半導體元件為小尺寸，尤其是當此現有金屬氧化物半導體元件的通道寬度(channel width)很小時，在現有金屬氧化物半導體元件中的絕緣結構與元件區于通道寬度方向的交界處，會形成絕緣結構凹陷區，于導通操作中，相對于元件區的其他部分，電場較高，而易提早產生反轉層而導通。如此一來，造成現有金屬氧化物半導體元件產生臨界電壓下滑(threshold voltage roll-off)現象，使現有金屬氧化物半導體元件的特性不穩定，而降低元件的性能。

有鑒于此，本發明提出一種能夠改善臨界電壓下滑的金屬氧化物半導體元件及其制造方法，通過利用沿通道長度方向而與絕緣結構凹陷區鄰接的補償摻雜區，以改善金屬氧化物半導體元件的臨界電壓下滑現象。

發明內容

本發明的目的在于克服現有技術的不足與缺陷，提出一種能夠改善臨界電壓下滑的金屬氧化物半導體元件及其制造方法，通過利用沿通道長度方向而與絕緣結構凹陷區鄰接的補償摻雜區，以改善金屬氧化物半導體元件的臨界電壓下滑現象。

為達上述目的，就其中一觀點言，本發明提供了一種改善臨界電壓下滑的金屬氧化物半導體(metal oxide semiconductor,MOS)元件，包含：一基板，具有一絕緣結構，以定義一元件區，且該基板具有一上表面，其中，沿著與一通道寬度方向平行的一第一剖面線而形成的第一剖視圖視之，該絕緣結構具有一絕緣結構凹陷區，該絕緣結構凹陷區位于該絕緣結構與該元件區于該通道寬度方向的交界處，其中，該元件區，于該通道寬度方向上，具有一寬度；一阱，具有第一導電型，形成于該上表面下的該基板中；一柵極，形成于該上表面上，于一垂直方向上，該柵極堆棧并連接于該上表面上，其中，沿著與一通道長度方向平行的一第二剖面線而形成的第二剖視圖視之，該柵極位于該元件區中，該通道長度方向垂直于該通道寬度方向，該第二剖面線垂直于該第一剖面線；一源極與一漏極，各具有第二導電型，于該通道長度方向上，該源極與該漏極位于該柵極下方的外部兩側；與該源極及該漏極相同導電型的二輕摻雜擴散(lightly doped diffusion,LDD)區，分別位于該柵極下方兩側；以及一補償摻雜(compensation doped)區，具有第一導電型，形成于該上表面下的該基板中，其中，該補償摻雜區大致上沿該通道長度方向與至少部分該絕緣結構凹陷區鄰接；其中，由沿該第一剖面線而形成的該第一剖視圖視之，該補償摻雜區沿該通道長度方向與該絕緣結構的交界處，于該通道寬度方向上，于該元件區內部與外部，分別具有一摻雜寬度，各該摻雜寬度不大于該寬度的10％；其中，由沿該第二剖面線而形成的該第二剖視圖視之，該補償摻雜區于該通道長度方向上，自該上表面開始沿著該垂直方向而向下計算所具有的深度，不深于該阱自該垂直方向而向下計算所具有的深度；藉此，于與該絕緣結構凹陷區鄰接的部分該元件區，于導通操作中，相對于其他元件區，不提早產生反轉層而導通，以改善該金屬氧化物半導體元件的臨界電壓下滑現象。