[發明專利]一種多通道高速測時系統及測時數據處理方法

在審

• 申請號: 201710018079.4
• 申請日: 2017-01-10
• 公開（公告）號: CN106706952A
• 公開（公告）日: 2017-05-24
• 發明（設計）人: 吳鏑;王廣軍;周青
• 申請（專利權）人: 成都勝英測控技術有限公司
• 主分類號: G01P3/50
• 分類號: G01P3/50
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及信息檢測技術領域，具體為一種多通道高速測時系統及測時數據處理方法。

背景技術

大型戰斗部和巨型火炮試驗中，掩體距離測量靶位大都在200-400m位置。在爆轟測試中，常使用放置系列電探針的方法來測量其電離等離子體的導通時間，從而獲得爆轟速度。通斷靶或電探針均是無源裝置，需要額外的激勵源對其進行激勵，以產生電信號。在外場試驗中，多點測量、激勵源需要埋設大量長測試線纜，布線耗時費力、測量的精度也很難保證，常常是能否測到實驗數據及影響實驗質量的關鍵因素，此外，試驗信號中含有大量干擾信號，造成了對實驗結果分析的很大困擾。必須采取多種方法，如硬件設計中的抗干擾措施、濾波，軟件后處理中的模式識別等，但處理結果差強人意，如何發明一種可以提高測量精度，而且集成激勵源和測量一體化、降低信號干擾的多通道高速測時系統及測時數據處理方法，是目前本技術領域人員亟待解決的問題。

發明內容

本發明的目的在于提供一種多通道高速測時系統及測時數據處理方法，以解決上述背景技術中提出的在外場試驗中，多點測量、激勵源需要埋設大量長測試線纜，布線耗時費力、測量的精度也很難保證，而且抗干擾能利差，不能集激勵和測量一體化的問題。

為實現上述目的，本發明提供如下技術方案：一種多通道高速測時系統，包括FPGA處理系統，所述FPGA處理系統分別電性輸入連接激勵信號檢測子系統、時鐘單元和隔離通斷觸發單元，所述FPGA處理系統電性輸出連接存儲器模組，所述存儲器模組電性輸入連接掉電保護電路，所述FPGA處理系統電性雙向連接網絡通信子系統。

優選的，所述時鐘單元由溫補有源晶體振蕩器構成。

優選的，所述激勵信號檢測子系統包括激勵信號檢測處理器，所述激勵信號檢測處理器電性輸出連接數字信息存儲單元，所述激勵信號檢測處理器電性輸入連接高速A/D轉換單元，所述高速A/D轉換單元電性輸入連接高速光電耦合器，所述高速光電耦合器電性輸入連接隔離升壓電路，所述隔離升壓電路電性輸入連接激勵電源。

優選的，所述網絡通信子系統包括網絡通信處理器，所述網絡通信處理器電性輸入連接通信指令接收單元，所述網絡通信處理器電性雙向連接MUC網絡通信單元，所述MUC網絡通信單元電性雙向連接TCP/IP單元，所述TCP/IP單元電性雙向連接I/O端口。

一種多通道高速測時數據處理方法，包括如下步驟：觸發信號接通、激勵信號檢測、數據換算、數據存儲和數據上傳，該多通道高速測時數據處理方法，具體步驟如下：

S1：觸發信號接通：軟件控制隔離通斷觸發單元接通信號觸發，并將信號發送給FPGA處理系統；

S2：激勵信號檢測：激勵信號檢測子系統檢測靶網的通過電流，并將電流數字信息存儲；

S3：數據換算：FPGA處理系統獲取激勵信號檢測子系統檢測存儲的電流數字信息，對數字信息分析、轉換和壓縮，將電流數字信息轉換成時間數字信息；

S4：數據存儲：FPGA處理系統將時間數字信息發送給存儲器模組，存儲器模組將時間數字信息存儲；

S5：數據上傳：FPGA處理系統通過網絡通信子系統將時間數字信息發送到云服務端。

優選的，所述步驟S2中，隔離升壓電路將激勵電源進行隔離升壓、穩壓和濾波，通過高速光電耦合器形成對靶網的激勵源，高速光電耦合器對靶網通過電流進行檢測，同時通過光電效應實現隔離，并將隔離后的電流模擬信號輸送給高速A/D轉換單元，高速A/D轉換單元將電流模擬信號轉換成電流數字信號，并將電流數字信號輸送給數字信息存儲單元，數字信息存儲單元將電流數字信息進行存儲。

與現有技術相比，本發明的有益效果是：該種多通道高速測時系統及測時數據處理方法，設計合理，可以對有效信號的拾取，從傳統的對電壓信號取樣改為對環路電流信號進行取樣，極大的提高了信號的信噪比、完整性和抗干擾能力，多通道之間采用隔離處理，降低信號干擾，而且改變傳統激勵和信號傳輸方式，形成一體式設計。

附圖說明

圖1為本發明系統原理框圖；

圖2為本發明激勵信號檢測子系統框圖；

圖3為本發明網絡通信子系統框圖。