[發(fā)明專利]一種多通道高速測時系統(tǒng)及測時數(shù)據(jù)處理方法

在審

• 申請?zhí)枺?/td>: 201710018079.4
• 申請日: 2017-01-10
• 公開（公告）號: CN106706952A
• 公開（公告）日: 2017-05-24
• 發(fā)明（設計）人: 吳鏑;王廣軍;周青
• 申請（專利權(quán)）人: 成都勝英測控技術(shù)有限公司
• 主分類號: G01P3/50
• 分類號: G01P3/50
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種多通道高速測時系統(tǒng)，包括FPGA處理系統(tǒng)(1)，其特征在于：所述FPGA處理系統(tǒng)(1)分別電性輸入連接激勵信號檢測子系統(tǒng)(2)、時鐘單元(3)和隔離通斷觸發(fā)單元(4)，所述FPGA處理系統(tǒng)(1)電性輸出連接存儲器模組(5)，所述存儲器模組(5)電性輸入連接掉電保護電路(7)，所述FPGA處理系統(tǒng)(1)電性雙向連接網(wǎng)絡通信子系統(tǒng)(6)。

2.根據(jù)權(quán)利要求1所述的一種多通道高速測時系統(tǒng)，其特征在于：所述時鐘單元(3)由溫補有源晶體振蕩器構(gòu)成。

3.根據(jù)權(quán)利要求1所述的一種多通道高速測時系統(tǒng)，其特征在于：所述激勵信號檢測子系統(tǒng)(2)包括激勵信號檢測處理器(21)，所述激勵信號檢測處理器(21)電性輸出連接數(shù)字信息存儲單元(22)，所述激勵信號檢測處理器(21)電性輸入連接高速A/D轉(zhuǎn)換單元(23)，所述高速A/D轉(zhuǎn)換單元(23)電性輸入連接高速光電耦合器(24)，所述高速光電耦合器(24)電性輸入連接隔離升壓電路(25)，所述隔離升壓電路(25)電性輸入連接激勵電源(26)。

4.根據(jù)權(quán)利要求1所述的一種多通道高速測時系統(tǒng)，其特征在于：所述網(wǎng)絡通信子系統(tǒng)(6)包括網(wǎng)絡通信處理器(61)，所述網(wǎng)絡通信處理器(61)電性輸入連接通信指令接收單元(62)，所述網(wǎng)絡通信處理器(61)電性雙向連接MUC網(wǎng)絡通信單元(63)，所述MUC網(wǎng)絡通信單元(63)電性雙向連接TCP/IP單元(64)，所述TCP/IP單元(64)電性雙向連接I/O端口(65)。

5.一種多通道高速測時數(shù)據(jù)處理方法，包括如下步驟：觸發(fā)信號接通、激勵信號檢測、數(shù)據(jù)換算、數(shù)據(jù)存儲和數(shù)據(jù)上傳，其特征在于：該多通道高速測時數(shù)據(jù)處理方法，具體步驟如下：

S1：觸發(fā)信號接通：軟件控制隔離通斷觸發(fā)單元(4)接通信號觸發(fā)，并將信號發(fā)送給FPGA處理系統(tǒng)(1)；

S2：激勵信號檢測：激勵信號檢測子系統(tǒng)(2)檢測靶網(wǎng)的通過電流，并將電流數(shù)字信息存儲；

S3：數(shù)據(jù)換算：FPGA處理系統(tǒng)(1)獲取激勵信號檢測子系統(tǒng)(2)檢測存儲的電流數(shù)字信息，對數(shù)字信息分析、轉(zhuǎn)換和壓縮，將電流數(shù)字信息轉(zhuǎn)換成時間數(shù)字信息；

S4：數(shù)據(jù)存儲：FPGA處理系統(tǒng)(1)將時間數(shù)字信息發(fā)送給存儲器模組(5)，存儲器模組(5)將時間數(shù)字信息存儲；

S5：數(shù)據(jù)上傳：FPGA處理系統(tǒng)(1)通過網(wǎng)絡通信子系統(tǒng)(6)將時間數(shù)字信息發(fā)送到云服務端。

6.根據(jù)權(quán)利要求5所述的一種多通道高速測時數(shù)據(jù)處理方法，其特征在于：所述步驟S2中，隔離升壓電路(25)將激勵電源(26)進行隔離升壓、穩(wěn)壓和濾波，通過高速光電耦合器(24)形成對靶網(wǎng)的激勵源，高速光電耦合器(24)對靶網(wǎng)通過電流進行檢測，同時通過光電效應實現(xiàn)隔離，并將隔離后的電流模擬信號輸送給高速A/D轉(zhuǎn)換單元(23)，高速A/D轉(zhuǎn)換單元(23)將電流模擬信號轉(zhuǎn)換成電流數(shù)字信號，并將電流數(shù)字信號輸送給數(shù)字信息存儲單元(22)，數(shù)字信息存儲單元(22)將電流數(shù)字信息進行存儲。